Anforderungen an Prozessorarchitekturen Welches RISC? RISC-V, Edge-AI und anwendungsoptimierte Architekturen als neues Marktparadigma

Anbieter zum Thema

Globalfoundries Dresden Module One LLC & Co.KG

Heitec AG

MES Electronic Connect GmbH & Co. KG

congatec GmbH

Es muss nicht immer ARM sein: RISC-V, Edge-AI und spezialisierte Compute-Architekturen verändern den Halbleitermarkt. Offene Ökosysteme, flexible IP, heterogene Beschleuniger und eine enge Abstimmung von Hardware, Software und Fertigung sind gefragter denn je. Je nach Anforderung können sich Lösungen empfehlen, die auch andere Prozessorklassen und IPs interessant machen.

Im Halbleitermarkt vollzieht sich ein grundlegender Wandel hin zu stärker spezialisierten, anwendungsoptimierten Rechenarchitekturen. KI-Funktionen wandern zunehmend aus der Cloud in reale Einsatzumgebungen und an den Rand der Netze, wo sie unter engen Energie-, Flächen- und Latenzbudgets arbeiten müssen. Gleichzeitig gewinnt RISC-V als offene Befehlssatzarchitektur an Bedeutung. Ein breites Multi-Vendor-Ökosystem ermöglicht es Entwicklern, zwischen unterschiedlichen IP-, Tool- und Implementierungsangeboten zu wählen und die Abhängigkeit von proprietären Plattformen zu reduzieren.

Damit verändern sich auch die Anforderungen an Prozessor-IP. Neben Rechenleistung und Energieeffizienz gewinnen Anpassbarkeit, Software-Unterstützung, Verifikation und kurze Entwicklungszyklen an Bedeutung. Gerade bei komplexen Designs – von leistungsfähigen Application-Prozessoren über KI-Beschleuniger bis hin zu Edge-Computing-Plattformen – reicht ein einzelner CPU-Core zunehmend nicht mehr aus. Gefragt sind vielmehr abgestimmte Kombinationen aus Prozessoren, DSPs, NPUs, Beschleunigern, Software und Entwicklungstools.

Die Konsolidierung und Neuausrichtung etablierter IP-Anbieter ist vor diesem Hintergrund auch Ausdruck eines größeren Markttrends. Ein Beispiel dafür ist die Zusammenführung von MIPS- und ARC-Technologien sowie die stärkere Verzahnung von Prozessor-IP, Custom Silicon und Fertigungsoptimierung.

RISC-V und Physical AI verändern die Anforderungen an Prozessorarchitekturen

Mit der Verlagerung von KI-Funktionen in Fahrzeuge, Maschinen, Roboter, Wearables und andere physische Systeme steigt der Bedarf an Rechenarchitekturen, die auf konkrete Workloads zugeschnitten sind. Unter dem Schlagwort „Physical AI“ rücken dabei insbesondere Echtzeitfähigkeit, Energieeffizienz, deterministisches Verhalten und die Verarbeitung heterogener Sensordaten in den Mittelpunkt.

RISC-V bietet hierfür eine flexible technologische Grundlage. Die offene ISA erlaubt unterschiedliche Implementierungen und Erweiterungen, während Entwickler zwischen mehreren IP- und Tool-Anbietern wählen können. Dadurch entsteht ein Wettbewerb, bei dem weniger die Befehlssatzarchitektur selbst als vielmehr die Qualität der konkreten Implementierung, des Software-Ökosystems und der Anpassungsmöglichkeiten zum Differenzierungsmerkmal wird.

Insbesondere bei Edge-AI-Anwendungen wächst deshalb das Interesse an kundenspezifischem Silizium. Statt möglichst universeller Prozessoren werden Architekturen benötigt, die gezielt auf bestimmte Rechenmuster, Datenpfade und Leistungsbudgets abgestimmt sind. Gleichzeitig müssen Anbieter Rücksicht auf bestehende Investitionen nehmen: In vielen Märkten sind etablierte MIPS-, ARC- oder andere Architekturen noch über Jahre hinweg in Produkten und Plattformen gebunden. Der Übergang zu RISC-V dürfte deshalb vielfach schrittweise entlang bestehender Produktzyklen erfolgen.

Von einzelnen IP-Blöcken zu integrierten Compute-Plattformen

Eine weitere Entwicklung des Marktes ist der Übergang von isolierten Prozessor-Cores hin zu umfassenderen Compute-Plattformen. Für viele Anwendungen genügt es nicht mehr, lediglich eine CPU-IP zu lizenzieren. Gefragt sind kombinierbare Bausteine aus CPU-Cores, DSPs, NPUs und spezialisierten Beschleunigern, ergänzt um Software-Stacks, Entwicklungstools und Verifikationsumgebungen.

Die Zusammenführung von MIPS- und ARC-Technologien ist ein Beispiel für diese Entwicklung. Die jeweiligen Portfolios decken unterschiedliche Prozessorklassen und Beschleunigerarchitekturen ab und sollen künftig stärker als Bausteine umfassender Systemlösungen genutzt werden.

Parallel dazu gewinnt die Abstimmung zwischen Architektur und Halbleiterfertigung an Bedeutung. Prozessknoten, Packaging, Speicheranbindung und physische Implementierung haben erheblichen Einfluss auf Performance, Energieverbrauch und Chipfläche. Eine engere Zusammenarbeit zwischen IP-Anbietern, ASIC-Entwicklern und Foundries kann deshalb insbesondere bei Edge-AI, industrieller Automatisierung, Robotik, Wearables und Automotive dazu beitragen, Designs gezielter auf die jeweilige Anwendung auszulegen.

Für Entwickler verschiebt sich damit die zentrale Frage: Nicht mehr nur „Welchen Prozessor-Core verwende ich?“, sondern „Welche Kombination aus Rechenarchitektur, Beschleunigern, Software und Fertigungstechnologie erfüllt meine Workload am effizientesten?“

Auch bei der Integration bestehender IP-Portfolios zeigt sich, dass der Markt unterschiedliche Grade der Spezialisierung verlangt. General-Purpose-Prozessoren stehen dabei neben anwendungsspezifischen Instruction-Set-Prozessoren, DSPs, NPUs und weiteren Beschleunigern.

Die bislang im ARC-Umfeld eingesetzte ASIP-Toolchain soll beispielsweise weiterhin Kunden adressieren, die hochgradig spezialisierte Prozessorkerne für bestimmte Anwendungen entwickeln möchten. VPX-DSP und NPX-NPU wiederum können sowohl als eigenständige IP-Bausteine als auch innerhalb umfassenderer Plattformlösungen eingesetzt werden.

Solche Angebote spiegeln einen generellen Trend wider: Prozessor-IP entwickelt sich zunehmend zu einem Entwicklungsekosystem aus Hardware, Software, Toolchains, virtueller Plattform, Debugging und Verifikation. Ziel ist es, die Zeit zwischen Architekturentscheidung und marktreifem Silizium zu verkürzen und gleichzeitig mehr Möglichkeiten zur Differenzierung zu schaffen.

Dabei bleibt die langfristige Unterstützung bestehender Architekturen wichtig. Besonders in Automotive, Industrie und anderen Märkten mit langen Produktlebenszyklen können Prozessorplattformen über viele Jahre oder sogar Jahrzehnte eingesetzt werden. Migrationen zu RISC-V müssen deshalb mit bestehenden Softwarebeständen, Zertifizierungen, Tools und Produkt-Roadmaps vereinbar sein.

RISC-V verschiebt die Differenzierung im Prozessor-IP-Markt

Der Wettbewerb zwischen RISC-V-Anbietern und etablierten proprietären Prozessorplattformen wird zunehmend weniger allein über die ISA entschieden. Für Anwendungen in Automotive, Edge-AI oder industriellen Steuerungen zählen vielmehr Implementierungsqualität, Performance pro Watt, funktionale Sicherheit, Software-Unterstützung und die Möglichkeit zur kundenspezifischen Anpassung.

RISC-V verändert dabei die Wettbewerbsbedingungen. Durch die offene Architektur können mehrere Anbieter kompatible Prozessoren entwickeln, während Unternehmen zugleich eigene Erweiterungen oder sogar eigene Cores realisieren können. Damit verlagert sich die Differenzierung auf die konkrete Mikroarchitektur und das umgebende Ökosystem.

Anbieter wie MIPS versuchen sich entsprechend über langjährige Prozessorerfahrung, optimierte Implementierungen sowie die Kombination verschiedener Compute-Bausteine zu positionieren. Entscheidend ist dabei weniger die ISA allein als das Zusammenspiel von CPU-IP, Software-Enablement, Customization und physischer Implementierung.

Je spezialisierter KI-Workloads und intelligente Edge-Anwendungen werden, desto wichtiger wird die Möglichkeit, Rechenressourcen granular zusammenzustellen. CPUs übernehmen dabei allgemeine Steuerungs- und Applikationsaufgaben, während DSPs, NPUs und spezialisierte Accelerator-IP bestimmte Workloads effizienter ausführen können.

Wahlfreiheit wird zum Wettbewerbsfaktor im RISC-V-Ökosystem

Ein wesentlicher Unterschied zu stärker geschlossenen Prozessorökosystemen liegt in der Struktur des RISC-V-Marktes selbst. Entwickler können zwischen kommerziellen IP-Anbietern, Open-Source-Implementierungen und eigenen Prozessorentwicklungen wählen. Dadurch entsteht ein Wettbewerb, der sowohl Innovation als auch Spezialisierung begünstigt.

Diese Wahlfreiheit stellt allerdings neue Anforderungen an IP-Anbieter. Bei komplexen Designs reicht die Bereitstellung eines Prozessorkerns allein häufig nicht aus. Kunden erwarten zusätzlich Software-Ökosysteme, Verifikationssupport, Entwicklungswerkzeuge, Referenzimplementierungen und Unterstützung bei der physischen Integration.

Auch die Foundry-Neutralität spielt dabei eine wichtige Rolle. Prozessor-IP muss sich grundsätzlich auf unterschiedlichen Fertigungstechnologien implementieren lassen, während zugleich Optimierungen für bestimmte Prozessknoten Vorteile bei Performance, Energiebedarf oder Chipfläche ermöglichen können.

Die Zusammenarbeit zwischen MIPS und Globalfoundries lässt sich in diesem Zusammenhang als Beispiel für dieses Spannungsfeld verstehen: Einerseits können IP und Fertigung gezielt aufeinander abgestimmt werden, andererseits bleibt für Kunden die Möglichkeit relevant, dieselbe Architektur auch mit anderen Fertigungspartnern einzusetzen. Prozessspezifische Optimierungen erweitern damit idealerweise die verfügbaren Optionen, anstatt neue Abhängigkeiten zu schaffen.

Technische Integration: Evolution statt Architekturbruch

Auch bei Übernahmen und Portfoliozusammenführungen spricht vieles für eine schrittweise technische Integration. Bestehende Prozessorfamilien verfügen häufig über eigene Kundenbasen, Software-Stacks, Entwicklungswerkzeuge und langfristige Produkt-Roadmaps. Eine kurzfristige Vereinheitlichung könnte bestehende Investitionen gefährden.

Bestehende Kunden werden weiterhin bei den von ihnen verwendeten MIPS- und ARC-Prozessoren unterstützt. Die Möglichkeiten für eine engere Integration konzentrieren sich in erster Linie auf Bereiche, die unabhängig von der zugrunde liegenden Mikroarchitektur sind, darunter Software-Enablement, Toolchains, Debugging, Profiling und virtuelles Prototyping.

Langfristig könnten daraus stärker integrierte Plattformen entstehen, bei denen unterschiedliche Prozessorkerne und Beschleuniger auf gemeinsame Entwicklungsumgebungen zurückgreifen. Für den Markt wäre dies ein weiterer Schritt weg von starren Einzelarchitekturen hin zu modularen Compute-Plattformen.

Die Zukunft des Embedded- und Edge-Computing wird zunehmend von anwendungsoptimierten Architekturen geprägt. RISC-V schafft dafür eine offene technologische Grundlage. Der eigentliche Wettbewerb entscheidet sich jedoch darüber, wie effizient sich CPUs, DSPs, NPUs, Beschleuniger, Software und Fertigungstechnologie zu einer auf die jeweilige Anwendung zugeschnittenen Plattform verbinden lassen.  (sg)

* Rich Collins ist Senior Director of Product Management im Bereich des Anwendungsprozessor-IP-Portfolios bei "MIPS by Globalfoundries"

(ID:50951092)