Quantencomputing Was Logical Qubits vergleichbar macht – und was noch fehlt

Anbieter zum Thema

Peak Quantum GmbH

MES Electronic Connect GmbH & Co. KG

Syslogic GmbH

IBR Leiterplatten GmbH & Co. KG

Qubit-Zahlen allein reichen nicht mehr: Die neue Währung heißt Logical Qubits. Doch warum bleiben Hersteller-Roadmaps ohne Circuit-Performance-Metriken trügerisch. Und weshalb entscheidet sich Fehlerschutz schon in der Hardware?

IBMs Roadmap ist konkret: 200 logische Qubits bis 2029, 100 Millionen fehlerkorrigierte Operationen – so lautet das erklärte Ziel des Quantum-Starling-Systems. Auch andere große Anbieter verstärken ihre Kommunikation zunehmend um fehlerkorrigierte Systeme. Die neue Leitwährung im Quantencomputing sind Logical Qubits, also fehlerkorrigierte, robuste „virtuelle“ Qubits, die aus mehreren physischen Qubits zusammengesetzt werden, um Quanteninformation stabil zu speichern und zu verarbeiten.

Der Wandel in der Kommunikation spiegelt eine echte Verschiebung im Quanten-Umfeld wider. Die Erkenntnis, dass rohe Qubit-Zahlen als Fortschrittsmetrik nicht ausreichen, hat sich durchgesetzt. Was bislang in der öffentlichen Debatte fehlt, ist ein einheitlicher Rahmen für die Einordnung dieser Metrik: also transparente Angaben dazu, unter welchen Annahmen und Performanzindikatoren ein logisches Qubit definiert, erzeugt und bewertet wird.

Was der Begriff verdichtet – und was dabei verloren geht

Wie viele physische Qubits ein logisches Qubit erfordert, hängt von mehreren Faktoren ab: dem verwendeten Fehlerkorrekturcode (Surface Code, Repetition Code, etc.), der angestrebten Code-Distanz, der zugrundeliegenden physischen Fehlerrate und der Effizienz des Decoders. Ein logisches Qubit bei Code-Distanz 3 mit einer physischen Fehlerrate von 10⁻³ ist nicht direkt mit einem bei Code-Distanz 7 und einer physischen Fehlerrate von 10⁻⁴ vergleichbar. Die erreichbare logische Fehlerrate – also das, was für Anwendungen zählt – kann sich je nach Annahmen und Implementierung deutlich unterscheiden.

Viele aktuelle Demonstrationen logischer Qubits zeigen zunächst vor allem fehlerkorrigierte Speicherung oder begrenzte logische Operationen. Wie sich ein System bei längeren, anwendungsnäheren Algorithmen verhält, bleibt damit oft noch offen. Ähnlich wie ein Mikroprozessor nicht nur nach seiner Transistorzahl bewertet werden kann, sondern zusätzlich Taktfrequenz, Cache-Architektur und Instruction Throughput bewertet werden müssen, braucht es Circuit-Level-Performance Angaben bei Quantencomputern. Also die Angabe, wie viele aufeinanderfolgende logische Operationen ein System tatsächlich fehlerfrei ausführen kann.

Qualität ist kein einzelner Wert

Für supraleitende Systeme ist das relevante Qualitätsprofil bekannt: Kohärenzzeiten, Crosstalk zwischen benachbarten Qubits, die zeitliche Instabilität von Qubit-Parametern und Leakage-Raten (Übergang in Zustände außerhalb des Rechenraums) auf der physikalischen Ebene. Zusätzlich Qualität von Einzel-Qubit und Zwei-Qubit Operationen, sowie die Circuit-Level-Performance als integrierende Systemgrößen.

Diese Parameter interagieren: Ein Prozessor mit sehr guten Single-Qubit-Gates, aber hohem Crosstalk bei Zwei-Qubit Operationen wird bei tiefen Schaltkreisen, also solchen mit vielen aufeinanderfolgenden Operationen, schnell an Grenzen stoßen. Leakage ist ein besonders problematischer Fehlertyp, weil das System dabei den eigentlichen Rechenraum verlässt und damit Einzel-Qubit-Operationen kompromittiert. Solche Fehler werden von vielen Standardannahmen der Quantenfehlerkorrektur nicht ohne Weiteres erfasst und können sich über längere Schaltkreise akkumulieren.

Das erfordert eine ganzheitliche Betrachtung aller Ebenen des Systems. Eine Fehleranalyse auf Quantencomputern muss eine abstrakte Fehlermetrik wie die Circuit-Level oder gar die Performanz von fehlerkorrigierten Systemen im Kontext der physikalischen Qubits bewerten. Da Rechenfehler in diesen Systemen ein komplexer physikalischer Vorgang sind, müssen diese Erkenntnisse beim Entwerfen von höheren Ebenen in Betracht gezogen werden, und teilweise auf der fundamentalen Hardwareebene gelöst werden.

Circuit-Level-Performance: Die Metrik, die für Anwender in den Vordergrund gehört

Einzelne Gate-Fidelities beschreiben Komponenten, keine Systeme. Was für Anwendungen zählt, ist eine andere Größe: Wie viele aufeinanderfolgende Operationen kann ein System ausführen, bevor zu viele Fehler das Ergebnis unbrauchbar machen? Diese Circuit-Level-Performance ist schwerer zu messen, aber sie ist der Parameter, der industrielle Nutzbarkeit am direktesten abbildet.

Quantum Volume war ein erster Versuch, genau das zu erfassen. Die Metrik berücksichtigt Gate-Fehler, Konnektivität und Kohärenzzeiten gemeinsam und verdichtet sie zu einer einzelnen Systemgröße. Diese Grundidee hat sich in der Branche als Diskussionsgrundlage etabliert, obwohl sie nur eine spezifische Metrik des Systems klassifiziert. CLOPS (Circuit Layer Operations Per Second) ergänzt das um den Durchsatz-Aspekt: Wie schnell kann ein System Schaltkreise tatsächlich ausführen? Beide Metriken zusammen sind eine gute Bewertungsgrundlage.

Was im Feld noch entsteht, ist eine breitere, konsistentere und nachvollziehbarere Anwendung solcher Metriken über Anbieter und Plattformen hinweg. Solange Anbieter selbst entscheiden, welche Systemmetriken sie veröffentlichen und welche nicht, bleibt die Vergleichbarkeit zwischen Plattformen eine offene Baustelle – unabhängig davon, wie viele ausgereifte Metriken theoretisch zur Verfügung stehen.

Fehlerschutz in der Hardware: Warum die Ausgangsbasis zählt

Die Benchmark-Debatte führt zwangsläufig zu einer vorgelagerten Frage: Wie gut ist die physische Hardware, auf der Fehlerkorrektur aufsetzt? Wer Quantenprozessoren skaliert, muss gleichzeitig ihre Fehlerraten verbessern, sonst erhöht sich zunächst vor allem der Systemaufwand: Kalibrierzyklen werden komplexer, Crosstalk-Management aufwändiger und auch der QEC-Overhead steigt. Die nutzbare Rechenleistung hält damit nicht Schritt.

Das hat Konsequenzen für die Architekturentscheidung. Ein Ansatz, der zunehmend Aufmerksamkeit bekommt, ist die inhärente Fehlerreduktion: Fehlerschutz, der direkt in die Hardware des Qubit eingebaut ist. Ziel ist es, bestimmte Fehlertypen bereits auf Ebene des supraleitenden Schaltkreises strukturell zu unterdrücken und so die Ausgangsbasis für Fehlerkorrektur zu verbessern. Das reduziert den QEC-Overhead strukturell. Zum Beispiel durch einen geringeren Bedarf an physischen Qubits pro logischem Qubit sowie potenziell niedrigeren Anforderungen an Kontroll-Elektronik und Kalibrierung. Fehlerkorrektur bleibt dabei weiterhin notwendig. Aber die Ausgangsbedingungen verschieben sich und damit auch, was mit geringerem physischem Ressourcenaufwand erreichbar ist.

Was die Branche jetzt braucht

Auf der Ebene von wissenschaftlichen Publikationen ist die Community diszipliniert: Code-Distanz, Fehlerkorrekturcode, physische Fehlerrate und Messbedingungen werden in der Fachliteratur in der Regel sauber dokumentiert. Das Problem liegt eine Ebene höher – in der Übersetzung dieser Ergebnisse in Roadmaps und Pressemitteilungen. Eine Zahl wie "200 logische Qubits" trägt den Kontext aus dem zugrundeliegenden Paper nicht automatisch mit sich: Bei welcher Code-Distanz? Unter welcher physischen Fehlerrate? Gemessen an welcher Circuit-Level-Performance? Ohne diese Angaben lässt sich eine Roadmap-Zahl kaum einordnen, so konkret sie auch klingt.

Hinzu kommt ein Standardisierungsproblem: Selbst wenn einzelne Teams rigoros messen, folgen sie nicht zwangsläufig denselben Konventionen bei Definition und Normierung. Das erschwert den Vergleich zwischen Anbietern strukturell – unabhängig davon, wie ausgereift QV, CLOPS oder andere Circuit-Level-Metriken im Einzelfall bereits sind.

Der Wechsel von Qubit-Counts zu Logical Qubits war überfällig. Was jetzt folgen muss, ist eine konsequentere Weitergabe des vollen Parametersatzes in der öffentlichen Kommunikation. Außerdem ist ein Blick auf die physische Ausgangsbasis selbst unerlässlich. Ein gutes Stück der künftigen Skalierbarkeit entscheidet sich bereits dort – bevor die erste Fehlerkorrekturschicht überhaupt aufgesetzt wird. (mc)

* Leon Koch ist Co-Founder und CEO von Peak Quantum, einem Münchner Quantencomputing-Unternehmen, das inhärent fehlergeschützte, supraleitende Quantenprozessoren entwickelt. Der Physiker forschte von 2020 bis 2025 im Rahmen seiner Promotion an der Technischen Universität München und am Walther-Meißner-Institut, mit besonderem Schwerpunkt auf Quantencomputing und Nanofabrikation. Gemeinsam mit seinem Team arbeitet er daran, Quantencomputing industriell nutzbar zu machen und ein europäisches Ökosystem für skalierbares Quantencomputing aufzubauen. Bei Peak Quantum verantwortet er Strategie, Technologieentwicklung und Fertigung.

(ID:50942955)