Lithografie und Lieferketten Chinas DUV-Offensive: Was bislang wirklich belegt ist

Anbieter zum Thema

N & H Technology GmbH

Reuters zufolge hat China mit der Produktion eigener Immersions-DUV-Systeme begonnen. Belastbare Daten zu Durchsatz, Overlay und Kundenqualifikation fehlen jedoch weiterhin. Für deutsche OEMs und EMS-Dienstleister bleibt deshalb vorerst die bestehende ASML-Flotte in China der wichtigere Faktor für die Versorgungssicherheit.

China greift nach der Schlüsseltechnologie der Chipfertigung. Eigene Immersions-DUV-Systeme könnten die Abhängigkeit von westlichem Equipment aufbrechen. Gelingt der Sprung vom Prototyp zum serienreifen Scanner, verändert das nicht nur den Wettbewerb um Lithografietechnik, sondern perspektivisch auch die Lieferketten, auf die deutsche Elektronikfertiger und EMS‑Dienstleister vertrauen – und angewiesen sind.

Aus öffentlich verfügbaren Indizien geht klar hervor, dass China den Schritt von der technologischen Vorentwicklung zur ersten industriellen Integration eigener Immersions-DUV-Systeme unter Hochdruck anstrebt. Doch zwischen einem funktionierenden Prototyp und den Kapazitäten einer Produktionsplattform liegt in der Lithografie ein weiter Weg. Ob China diesen Schritt bereits geschafft hat, ist für Einkauf und EMS die zentrale Frage.

Die wichtigsten Akteure

Die Nachrichtenagentur Reuters berichtete am 28. Juli 2026 unter Berufung auf einen anonymen Insider, dass ein bislang wenig bekanntes staatliches Unternehmen in Shanghai mit einer zunächst begrenzten Produktion heimischer Immersions-DUV-Systeme begonnen haben soll [1]. Bei dem Unternehmen handelt es sich demnach um Shanghai Aishengna Electronic Technology Group.

Aishengna wurde laut Reuters im August 2023 mit einem registrierten Kapital von umgerechnet rund einer Milliarde US-Dollar gegründet; Eigentümer sind zwei staatliche Anteilseigner, Shanghai Electric Holding und eine Tochter des Shanghai International Trust. Das Unternehmen hat weder eine Website noch einen Produktkatalog und teilt sich eine Shanghaier Adresse mit dem Lithografie-Start-up Yuliangsheng, dessen Teams laut Reuters neben Experten von SMEE in die aktuelle Produktionsinitiative eingebunden sind.

Der eigentliche Prototyp stammt von dem staatlich unterstützten Startup Shanghai Yuliangsheng Technology Co. (alias „UEASCEND“). Er werde seit September 2025 bei SMIC getestet, berichtete die Financial Times, aufgegriffen von The Times of India [2].

Yuliangsheng gilt als Affiliate des Shenzhener Ökosystem-Unternehmens SiCarrier, das seit Ende 2024 auf einer Exportkontrollliste des US-Handelsministeriums steht (US-Entity-List; es ist kein europäisches Handelsverbot). Das kann den Zugang zu kritischen Komponenten, Entwicklungssoftware, Serviceleistungen und Ersatzteilen erschweren.

Im März 2025 stellte Yuliangshengs Partner SiCarrier auf der Messe SEMICON China rund 30 Fertigungsanlagen aus – wohlgemerkt ohne Lithografiesysteme.

SMEE (Shanghai Micro Electronics Equipment) ist ein 2002 gegründeter chinesischer Hersteller von Lithografie-, Inspektions- und weiterer Halbleiterfertigungstechnik. Öffentlich führt SMEE für die IC-Front-End-Fertigung derzeit die SSX600-Serie als die fortschrittlichste Baureihe. Sie deckt laut SMEEs eigener Produktseite Systeme von 90 bis 280 Nanometern ab, wie SMEEs offizielle Produktseite zeigt [3].

Der jüngste belegte Auftrag für SMEE datiert von Dezember 2025 und betrifft einen staatlich finanzierten KrF-Scanner mit 110 Nanometer Auflösung und 15 Nanometer Overlay – zwei bis drei Technologiegenerationen unterhalb dessen, was der Aishengna-Scanner leisten soll.

Die im Netz verbreitete Bezeichnung SSA800 lässt sich öffentlich nicht eindeutig einem tatsächlich ausgelieferten SMEE-Immersionssystem zuordnen. Belastbare Daten zu Produktivdurchsatz, Verfügbarkeit, Scanner-Matching oder Kundenqualifikation eines chinesischen 28-nm-Immersionsscanners liegen nicht vor.

Erste Immersions-DUV-Systeme sollen laut Reuters noch 2026 an SMIC, Hua Hong und CXMT geliefert werden. Die konkreten Stückzahlen – rund fünf Maschinen im laufenden Jahr und etwa zwanzig im Folgejahr 2027 – wurden von den genannten Firmen bisher nicht bestätigt. Chinesische Staatsmedien haben die Berichte bislang nicht bestätigt. Bisher liegt somit kein Nachweis qualifizierter Fertigungskapazität vor. Prozessqualifikation beim Kunden ist nicht nachgewiesen; Integration in Produktionslinie laut Berichten wird frühestens ab 2027 angestrebt.

China veröffentlicht durchaus konkrete Fortschritte in der Prozessqualifikation. So meldete der Fotolackhersteller Hubei Dinglong im Dezember 2024, sein ArF-Immersionsresist habe die Kundenvalidierung durchlaufen und erste Aufträge von zwei großen chinesischen Fabs erhalten. Mittlerweile seien, so das Unternehmen im Juni 2026, hunderte Gallonen Immersions-ArF- und KrF-Resist an zwei große Fabs geliefert worden. Für ein chinesisches Immersions-DUV-System fehlt bislang ein vergleichbar konkreter, öffentlich überprüfbarer Nachweis.

Vom Tool zur Serienreife

Zwischen einem funktionierenden Werkzeug und einer Fertigungslinie liegen mehrere Stufen, die in Ankündigungen häufig verschwimmen: Demonstrator, Fab-Installation, Prozessintegration, Kundenqualifikation über mehrere Produktionslose und schließlich ein reproduzierbarer Hochvolumenbetrieb.

Zum chinesischen Aishengna-System selbst sind die entscheidenden technischen Parameter bislang nicht öffentlich dokumentiert: Weder numerische Apertur noch Durchsatz, Overlay oder Uptime wurden von einer offiziellen Quelle genannt. Bekannt ist lediglich, dass es sich um ein 193-nm-ArF-Immersionssystem mit Wasserimmersion handelt, das im Einfachbelichtungsbetrieb die 28-nm-Klasse adressieren soll. Die Financial Times vergleicht das System mit dem ASML TWINSCAN NXT:1950i, einem Modell aus dem Jahr 2008.

ASML-Chef Christophe Fouquet bestätigte im Mai 2026 gegenüber TechCrunch, China könne derzeit nur ältere DUV-Werkzeuge anschaffen, die erstmals vor rund einem Jahrzehnt ausgeliefert worden seien. ASML nennt für den NXT:2000i eine numerische Apertur von 1,35, Produktionsauflösungen bis 38 Nanometer, ein Cross-Matching-Overlay von 2,5 Nanometern und einen Durchsatz von 4.600 Wafern pro Tag; aktuelle Modelle wie der NXT:2150i erreichen laut ASML bis zu 310 Wafer pro Stunde bei Sub-Nanometer-Overlay.

Im Mai 2026 zeigte sich die Lücke zwischen Anspruch und belegter Realität an einem konkreten Fall. Im Netz kursierten Berichte, SMEE habe die SSA800-Serie bereits im Januar 2026 auf einem „Halbleitergipfel des Jangtse-Flussdeltas“ als vollständig serienreif verkündet und im März 2026 auf der Messe SEMICON China öffentlich gezeigt, bei einer Yield von 90 bis 95 Prozent. Das Fachmedium Xinzhixun recherchierte beide Behauptungen nach und wies sie zurück: Für den angeblichen Gipfel ließen sich weder Datum, Ort noch Veranstalter ermitteln, und SMEE selbst hat eine solche Ankündigung nie veröffentlicht; ein Xinzhixun-Reporter war eigenen Angaben zufolge direkt am SMEE-Messestand in Shanghai, wo kein Gerät zu sehen war, wie Sina Finance berichtete.

Die reale Kapazitätswirkung

Die berichteten fünf Systeme im Jahr 2026 und rund zwanzig im Jahr 2027 wären ein bedeutsamer technologischer Lernschritt, aber noch kein Kapazitätssprung mit breiten Auswirkungen auf die weltweite Elektronikbeschaffung – ASML lieferte 2025 nach eigenen Angaben 131 Immersionssysteme aus und rechnet laut Finanzvorstand Roger Dassen auf der Telefonkonferenz zu den Quartalsergebnissen im Juli 2026 für 2026 mit einem ähnlichen Volumen (gemeint ist der jährliche Ausstoß, nicht die installierte Basis). Fünf Maschinen sind eher ein Qualifizierungslos als eine vollständige Fertigungslinie.

Der eigentliche Kapazitätshebel liegt ohnehin nicht bei den neuen Werkzeugen, sondern bei der bereits vor den jüngsten Exportkontrollen beschafften ASML-Flotte: Allein im Jahre 2024 kaufte China nach einer Analyse von der Intelligence-Platform Mapshock rund 90 Immersions-DUV-Systeme für Wafer in der 7-nm-Prozessklasse [4].

Der Marktanteil heimischer Anbieter am chinesischen Markt für Halbleiterfertigungsequipment stieg laut CSIS von 25 Prozent im Jahr 2024 auf 35 Prozent im Jahr 2025. Bei Lithografiesystemen liegt diese Rate jedoch deutlich niedriger; die heimische Produktion deckt laut einer separaten CSIS-Analyse lediglich ein Prozent des einheimischen Bedarfs. Die neuen Aishengna-Systeme sind vor diesem Hintergrund weniger eine Kapazitätserweiterung als eine Versicherung für den Fall, dass der Zugang zur bestehenden ausländischen Flotte künftig eingeschränkt werden könnte.

Designkonsequenz: Maskensätze kosten bei 28 nm 1,5 bis 2 Millionen US-Dollar, bei 5 nm ein Vielfaches – amortisierbar nur über Stückzahlen, wie sie praktisch nur ein Dutzend Flaggschiff-Kunden liefern. TSMC deckt das über garantiertes Volumen und erzielte 2025 rund 60 Prozent Bruttomarge; SMIC steckt trotz über 93 Prozent Auslastung noch in der Abschreibung seiner DUV-Multi-Patterning-Kapazität und kam eigenen Angaben zufolge nur auf 21 Prozent. Genau diese Kostenlogik erklärt, warum Nexchips Phase-IV-Werk (55.000 Wafer/Monat bei 40/28 nm), Hua Hongs Übernahme der 65/55/40-nm-Kapazität von Huali (38.000 Wafer/Monat) und SMICs Aufstockung an SMIC North fast das gesamte chinesische Investitionswachstum 2024–2026 in die 28/40/55-nm-Klasse lenken: Der Immersionsscanner markiert darin nur einen vorsichtigen Schritt nach oben, keinen Sprung auf EUV-Niveau.

Multi-Patterning: teuer, aber kein K.O.-Kriterium

Chinesische Foundrys wie SMIC nutzen Multiple Patterning, um mit Immersions-DUV Strukturgrößen zu erreichen, die eine Einzelbelichtung nicht mehr abdecken kann. SMIC fertigt den Kirin 9030 seit Dezember 2025 im N+3-Prozess; eine Teardown-Analyse ermittelte dafür einen minimalen lokalen Metall-Pitch von 32,5 nm. Für besonders dichte Ebenen kommt SAQP (Self-Aligned Quadruple Patterning) zum Einsatz. Dabei wird das ursprüngliche Lithografiemuster durch wiederholte Abscheide-, Ätz- und Spacer-Schritte in mehrere, enger beabstandete Linien überführt.

Der Preis dafür ist eine erheblich komplexere Prozessroute.

Branchenanalysen zufolge erfordert ein 7-nm-Prozess auf Basis von Immersions-DUV deutlich mehr Masken- und Prozessschritte als eine EUV-basierte Alternative. Für Front-End-of-Line und die Metallisierung bis M2 werden bei einem DUV-basierten N7-Prozess rund 19 Multiple-Patterning-Masken genannt, gegenüber etwa zehn bei einer EUV-basierten N7+-Route. Jeder zusätzliche Schritt erhöht Anforderungen an Overlay, Defektkontrolle und Prozessfenster.

EUV ersetzt nicht den gesamten Fertigungsprozess, kann aber auf kritischen Ebenen mehrere DUV-basierte Strukturierungsdurchgänge zusammenziehen. Eine Foundry ohne EUV muss mit mehr Masken hantieren, mehr Waferbewegungen zwischen Anlagen bewältigen und läuft ein höheres Risiko, dass ein kleiner Fehler in den nachfolgenden Schichten auf die Yield drückt.

Designkonsequenz: Das schlägt sich unmittelbar in den Kosten nieder. Nach einer Branchenkalkulation von faxiangongchang kostet ein 7-nm-Wafer über DUV-Multi-Patterning rund 10.000 US-Dollar, ein vergleichbarer Wafer über EUV rund 8.000 US-Dollar – ein Aufschlag von 25 Prozent, der sich in Kalkulationen und Lieferantenverhandlungen niederschlagen sollte, wenn Bauteile aus solchen Prozessen bezogen werden.

Name, Dichte, Missverständnis

Node-Namen wie „14 nm“ oder „7 nm“ sind seit rund zwei Jahrzehnten keine Maßangaben mehr, sondern Bezeichnungen für eine Fertigungsgeneration – TSMCs „7 nm“ etwa hat Gate-Längen von rund 20 Nanometern.

Aussagekräftiger für Vergleiche ist die Transistordichte in MTr/mm² (Millionen Transistoren pro Quadratmillimeter); direkte Vergleiche zwischen Herstellern bleiben aber wegen unterschiedlicher Zellbibliotheken und Messmethoden nur eingeschränkt möglich.

SMICs fortschrittlichster Prozess N+3 (Kirin 9030) entspricht laut Branchenanalysten etwa TSMCs 6-nm-Niveau (N6): Gemessen wurden rund 113 MTr/mm² gegenüber rund 108 MTr/mm² bei N6. N+4 könnte theoretisch bis zu 138 MTr/mm² erreichen und damit an TSMCs N5-Niveau heranreichen – ein inkrementeller Aufstieg über DUV-Multi-Patterning, nicht der direkte Sprung auf EUV‑Niveau. Der neue Immersionsscanner reiht sich in diese Logik ein: ein Werkzeug für mehr Unabhängigkeit bei der 28-Nanometer-Klasse, kein Ersatz für fehlenden EUV-Zugang.

5 nm ist heute eine überwiegend EUV-basierte Hochvolumengeneration, während 3 nm bei TSMC weiterhin FinFETs nutzt. Samsung führte Gate-all-around-Transistoren bereits mit seiner 3GAE-Generation ein. Die breite GAA-Umstellung beginnt mit 2-nm-Generationen. Hier hat SMIC bislang keine öffentlich belastbare Roadmap vorgelegt.

Die Waferkosten steigen mit fortschreitendem Node, ohne dass die Zahl funktionsfähiger Chips pro Wafer proportional zulegen muss. Diese Asymmetrie erklärt die anhaltende Bedeutung von 28 nm und anderen reifen Nodes. Modernste Nodes erzielen zwar hohe Waferpreise, ihre Auslastung hängt aber von einer kleinen Zahl sehr großer Kunden und extrem hohen Stückzahlen ab. Reife Prozesse verteilen sich dagegen auf deutlich mehr Anwendungen und Kunden, bieten längere Produktlebenszyklen und tragen deshalb einen großen Teil der globalen Halbleiterproduktion.

Restrisiken für Einkauf und EMS

Für Immersionssysteme gilt seit 2023/2024 eine niederländische Lizenzpflicht, die inzwischen auch neuere ASML-Modelle wie den NXT:2050i erfasst. Die eigentliche offene Variable ist der amerikanische MATCH Act (H.R. 8170): Der am 2. April 2026 eingebrachte Gesetzentwurf würde laut Reuters den Export und Service von DUV-Immersionssystemen nach China verbieten sowie SMIC, Hua Hong, Huawei, CXMT und YMTC als beschränkte Empfänger einstufen. Mitte April wurde der Entwurf entschärft, die Kernrestriktionen blieben jedoch bestehen. Eine Abstimmung im Plenum steht Mitte August 2026 weiterhin aus; die niederländische Regierung lehnt die extraterritoriale Reichweite formell ab.

Auch technisch bleibt China auf ausländische Zulieferung angewiesen: Carl Zeiss SMT ist seit 1983 exklusiver Optiklieferant für ASML, mehr als 80 Prozent des Excimer-Laser-Markts liegen bei Cymer, Gigaphoton und Coherent, ein chinesischer RSLaser-Prototyp erreicht laut Asia Times bislang nur die 90/65-Nanometer-Klasse, und beim ArF-Immersionsresist halten japanische Anbieter zusammen 72,5 Prozent Marktanteil.

Designkonsequenz: Das kurzfristige Beschaffungsrisiko liegt im MATCH-Act-Szenario. Tritt ein Serviceverbot in Kraft, drohen den Fabs, aus denen deutsche OEMs heute beziehen, in einem Zeitraum von 18 bis 24 Monaten Verfügbarkeits- und Qualitätsprobleme an der bestehenden ASML-Anlagenbasis – unabhängig davon, wie viele Scanner Aishengna produzieren kann.

Rund ein Drittel aller Fabriken, die Chips für die Autoindustrie fertigen, steht laut Handelsblatt [5] in China. SMIC kooperiert laut faxiangongchang [6] bereits mit Bosch und Infineon auf Prozessknoten zwischen 28 und 110 Nanometern. Das sind exakt jene Anwendungsklassen, für die auch ein 28-nm-Immersionsscanner relevant werden könnte.

Bislang gibt es keinen öffentlich überprüfbaren Nachweis, dass für europäische Kunden bestimmte Bauteile bereits auf einem qualifizierten chinesischen Immersionsscanner belichtet werden; die heute laufende Kapazität basiert weiterhin auf importierten ASML-Systemen.

Chinesische 8-Zoll-Waferpreise lagen im ersten Quartal 2026 laut GlobX [7] mehr als 20 Prozent über dem Vorjahr, Lieferzeiten für Power-Management- und Automotive-ICs erreichen 40 bis 52 Wochen. Die EU reagiert regulatorisch: Der geplante Chips Act 2 soll laut Euronews [8] Autohersteller in bestimmten Fällen zu Diversifizierungsmaßnahmen bei der Beschaffung einschließlich Dual Sourcing verpflichten.

Fazit

Chinas Immersions-DUV-Programm hat die reine Ankündigungsphase verlassen: Ein staatlich unterstütztes Unternehmen produziert erste Systeme. Ein öffentlich überprüfbarer Nachweis, dass ein chinesischer 28-nm-Immersionsscanner beim Kunden bereits qualifizierte Produkte im kommerziellen Hochvolumenbetrieb fertigt, liegt dennoch bisher nicht vor. Es ist die Ruhe vor dem Sturm.

Für deutsche OEMs, EMS-Dienstleister und Einkäufer liegt das größere kurzfristige Beschaffungsrisiko im MATCH-Act für die bereits installierte ASML-Flotte in China. Reife 28- bis 55-Nanometer-Prozesse decken einen breiten Bedarf an Mikrocontrollern, Leistungs- und Analogbausteinen sowie Industrie- und Automotive-Elektronik ab. Der Immersionsscanner ist in diesem Umfeld ein Baustein für mehr Unabhängigkeit und den schrittweisen Ausbau heimischer Prozesskompetenz. Ein unmittelbarer Gleichstand bei EUV-basierten Spitzennodes ist dafür eigentlich nicht erforderlich.

 (sb)

Quellen

[1] China beginnt mit der Produktion eigener Immersions-DUV-Systeme:

https://www.reuters.com/world/china/china-starts-production-home-grown-immersion-duv-chipmaking-tools-source-2026-07-28/

[2] Chinas DUV-„Massenproduktion“: Zwei unterschiedliche Entwicklungen im Blick:

https://gadgetsnow.indiatimes.com/tech-news/chinas-mass-production-duv-chip-tool-claim-hides-a-bigger-older-story/articleshow/132664752.cms

[3] SMEE: SSX600-Lithografiesysteme für 90-, 110- und 280-nm-Prozesse:

https://www.smee.com.cn/eis.pub?service=homepageService&method=indexinfo&onclicknodeno=1_4_1_1

[4] Chinas Halbleiter-Selbstversorgung: SMIC, ASML-Beschränkungen und Mature Nodes:

https://www.mapshock.com/briefings/china-semiconductor-self-sufficiency-smic-progress-asml

[5] Deutsche Autobauer wollen mehr Halbleiter aus China beziehen:

https://www.handelsblatt.com/unternehmen/industrie/halbleiter-warum-deutsche-autobauer-noch-mehr-chips-aus-china-kaufen-wollen/100184646.html

[6] Chinas Foundry-Ausbau 2026: Mature Nodes dominieren, Advanced Nodes holen auf:

https://faxiangongchang.com/en/reports/china-wafer-foundry-2026

[7] Halbleiterengpässe 2026: Beschaffungsrisiken für europäische OEMs:

https://globx.eu/blog/supply-chain-insight/semiconductor-shortage-2026-european-oems

[8] EU will Autohersteller bei Chips zu weniger China-Abhängigkeit bewegen:

https://de.euronews.com/my-europe/2026/05/21/autohersteller-china-chips-eu-gesetz

* Anna Kobylinska und Filipe Pereia Martins arbeiten für McKinley Denali, Inc., USA.

(ID:50937485)