1-nm-Prozessknoten Samsung plant High-NA-EUV erst ab 2030

Von Sebastian Gerstl 3 min Lesedauer

Anbieter zum Thema

Samsung will High-NA-EUV einem Bericht zufolge erst ab der 1-nm-Generation um 2030 einsetzen. Bis dahin setzt der Konzern bei fortgeschrittenen Prozessen weiter auf konventionelle EUV-Technik.

Zwar hat Samsung seine Ambitionen, bei fortschrittlichen Fertigungsprozessen für Halbleiter wieder vorne mitzuspielen, kürzlich wieder aufgegriffen. Dennoch möchte das Unternehmen koreanischen Medienberichten zufolge vorerst noch auf die Einführung von High-NA-EUV-Lithografie verzichten.(Bild:  ASML)
Zwar hat Samsung seine Ambitionen, bei fortschrittlichen Fertigungsprozessen für Halbleiter wieder vorne mitzuspielen, kürzlich wieder aufgegriffen. Dennoch möchte das Unternehmen koreanischen Medienberichten zufolge vorerst noch auf die Einführung von High-NA-EUV-Lithografie verzichten.
(Bild: ASML)

Ähnlich wie auch TSMC möchte Samsung High-NA-EUV-Lithografie offenbar später in die Serienfertigung einführen als zunächst erwogen. Nach Angaben von ZDNet Korea rechnet der Halbleiterhersteller damit, die Technik erst für Fertigungsprozesse ab ein Nanometer und geringer zu benötigen. Diese sollen nach der derzeitigen Planung um 2030 die Massenproduktion erreichen. Zuvor hatte Samsung einen Einsatz bereits bei 2 nm beziehungsweise 1,4 nm geprüft.

Der Konzern hat seinen 2-nm-Prozess bereits kommerzialisiert und plant laut dem Bericht für 2029 die Serienfertigung des 1,4-nm-Verfahrens SF1.4. Für 2030 sind eine weiterentwickelte Variante sowie die 1-nm-Generation vorgesehen. Bis dahin sollen bestehende EUV-Verfahren weiter ausreichen. Samsung hat zwar bereits zwei High-NA-EUV-Systeme am Standort Hwaseong installiert, nutzt sie bislang jedoch vor allem für Entwicklung und Erprobung.

High-NA-EUV ist eine Weiterentwicklung der heute eingesetzten EUV-Lithografie. Die numerische Apertur steigt dabei von 0,33 auf 0,55, wodurch sich kleinere Strukturen auf einem Wafer abbilden lassen. Für besonders kritische Ebenen eines Chips könnte dadurch eine einzelne Belichtung ausreichen, wo mit konventionellem EUV mehrere Belichtungsschritte nötig wären. Das kann die Prozessführung vereinfachen und zusätzliche Freiheitsgrade beim Chipdesign schaffen.

Hohe Anlagenkosten bremsen den Übergang

Der technische Vorteil geht jedoch mit erheblichen Investitionen einher. High-NA-EUV-Anlagen von ASML werden Berichten zufolge mit Preisen von rund 400 Millionen US-Dollar je System veranschlagt und sind damit deutlich teurer als bisherige EUV-Scanner. Hinzu kommen Anforderungen an Masken, Schutzfolien und weitere Prozessschritte. Auch der Durchsatz spielt eine Rolle, da eine höhere Auflösung allein noch keine wirtschaftliche Serienfertigung garantiert.

Für Hersteller ist deshalb entscheidend, ob die Einsparungen durch weniger Mehrfachbelichtungen die höheren Investitions- und Betriebskosten ausgleichen. Konventionelle EUV-Systeme lassen sich weiterhin mit Multi-Patterning einsetzen, bei dem besonders feine Strukturen in mehreren Belichtungsschritten erzeugt werden. Dieses Verfahren erhöht zwar die Prozesskomplexität, kann wirtschaftlich aber weiterhin günstiger sein als eine frühe Umstellung auf High-NA-EUV.

Samsung geht deshalb offenbar davon aus, dass beide Ansätze noch über mehrere Prozessgenerationen parallel bestehen werden. Für weniger anspruchsvolle Strukturen könnten bisherige EUV-Systeme weiter eingesetzt werden, während High-NA-EUV später gezielt bei besonders kleinen und kritischen Strukturen zum Einsatz kommt. Gleichzeitig baut Samsung den Einsatz von Atomic Layer Etching aus, um zunehmend schmale Strukturen nach der Belichtung präziser bearbeiten zu können.

Intel geht bei High-NA-EUV früher in die Fertigung

Die großen Halbleiterhersteller verfolgen bei der Einführung unterschiedliche Zeitpläne. Intel setzt High-NA-EUV nach Angaben von ASML bereits für ausgewählte Ebenen von Prozessoren der Core-Ultra-Series-3-Generation mit dem Codenamen Panther Lake ein, die im 18A-Prozess gefertigt werden. ASML bezeichnet dies als ersten Einsatz von High-NA-EUV in serienproduzierten Logikchips. Intel arbeitet darüber hinaus an einem breiteren Einsatz für kommende Fertigungsgenerationen.

TSMC verfolgt dagegen ähnlich wie Samsung einen vorsichtigeren Ansatz. Das Unternehmen hat High-NA-EUV-Anlagen für Forschung und Entwicklung beschafft, sieht die Technik nach bisherigen Aussagen für seine für 2029 vorgesehenen A12- und A13-Prozesse jedoch nicht als zwingend erforderlich an. Einzelne Berichte nennen 2029 dennoch als möglichen Zeitpunkt für eine erste Einführung. Fest steht damit vor allem, dass TSMC zunächst versucht, seine bestehenden EUV-Systeme über weitere Prozessgenerationen hinweg zu nutzen.

Auch Speicherhersteller befassen sich mit der Technik. SK hynix nahm in der zweiten Jahreshälfte 2025 ein für die Serienfertigung ausgelegtes High-NA-EUV-System in Betrieb und nutzt es seit 2026 für Entwicklungsarbeiten an künftigen DRAM-Generationen. Dabei untersucht das Unternehmen sowohl High-NA-EUV mit Einzelbelichtung als auch weiterhin Multi-Patterning mit konventionellem EUV. Samsungs Zeitplan fügt sich damit in ein Branchenbild ein, in dem High-NA-EUV zwar als wichtiger Baustein für weitere Strukturverkleinerungen gilt, der wirtschaftlich sinnvolle Zeitpunkt für den breiten Einsatz aber je nach Hersteller und Prozess unterschiedlich bewertet wird. (sg)

Jetzt Newsletter abonnieren

Verpassen Sie nicht unsere besten Inhalte

Mit Klick auf „Newsletter abonnieren“ erkläre ich mich mit der Verarbeitung und Nutzung meiner Daten gemäß Einwilligungserklärung (bitte aufklappen für Details) einverstanden und akzeptiere die Nutzungsbedingungen. Weitere Informationen finde ich in unserer Datenschutzerklärung. Die Einwilligungserklärung bezieht sich u. a. auf die Zusendung von redaktionellen Newslettern per E-Mail und auf den Datenabgleich zu Marketingzwecken mit ausgewählten Werbepartnern (z. B. LinkedIn, Google, Meta).

Aufklappen für Details zu Ihrer Einwilligung

(ID:50926712)