Foundry-Geschäft Rapidus will TSMC mit 2-nm-Preisstrategie unter Druck setzen

Anbieter zum Thema

ACTRON AG

MES Electronic Connect GmbH & Co. KG

RECOM Power GmbH

Kampfansage im Foundry-Geschäft: Der japanische Auftragsfertiger Rapidus will Platzhirsch TSMC im 2-nm-Foundry-Geschäft über den Preis angreifen. Doch die Roadmap bis zur angestrebten Massenproduktion 2027 hängt stark von interessierten Kunden, Yield-Nachweisen und staatlicher Finanzierung ab.

Rapidus positioniert sich im Rennen um führende Logikprozesse mit einer offensiven Preisstrategie. Der japanische Foundry-Neuling will seine geplanten 2-nm-Services laut Nikkei mindestens auf dem Preisniveau von TSMC anbieten oder leicht darunter bleiben.

Als Referenz nennt Rapidus demnach eine Spanne von 3,0 bis 3,5 Millionen Yen pro Wafer. Umgerechnet entspricht das derzeit etwa 18.500 bis 21.500 US-Dollar, wobei Wechselkurse und kundenspezifische Anforderungen den Endpreis beeinflussen können.

Damit würde Rapidus deutlich unter den kolportierten Preisen etablierter Anbieter liegen. TSMCs 2-nm-Prozess und Intels 18A-Node werden in Branchenberichten bei rund 30.000 US-Dollar pro Wafer verortet, während Samsungs 2-nm-Angebot auf etwa 20.000 US-Dollar geschätzt wird.

Preiswettbewerb trifft auf knappe Kapazitäten

Der Zeitpunkt ist strategisch relevant, weil TSMC und Samsung für mehrere fortgeschrittene Nodes Preiserhöhungen durchsetzen sollen. Bei TSMC geht es Berichten zufolge um Aufschläge von 5 bis 10 Prozent für Prozesse wie 3 nm, 5 nm und 7 nm, während Samsung bei ausgewählten stark nachgefragten Nodes neue Kundenpreise um rund 15 Prozent anheben soll.

Rapidus baut seine 2-nm-Ambitionen auf der IIM-1-Fab in Chitose auf Hokkaido auf. Die Pilotlinie nahm im April 2025 den Betrieb auf, nachdem ASML Ende 2024 Japans erstes massenproduktionstaugliches EUV-System vom Typ TWINSCAN NXE:3800E geliefert hatte. Der geplante Ramp-up ist anspruchsvoll. Rapidus strebt die Massenproduktion in der zweiten Hälfte des Geschäftsjahres 2027 an und will anschließend von rund 6.000 Waferstarts pro Monat auf etwa 25.000 Waferstarts innerhalb des ersten Jahres skalieren.

Technologisch basiert der 2-nm-Prozess auf einem Gate-all-around-Nanosheet-Ansatz, der aus der Kooperation mit IBM hervorgegangen ist. Rapidus-Ingenieure wurden dafür am Albany NanoTech Complex geschult, bevor der Transfer nach Chitose begann.

Technologie allein reicht nicht

Als Differenzierungsmerkmal verweist Rapidus auf ein Fertigungskonzept mit Single-Wafer-Front-End-Prozessierung. Unter dem Namen Rapid and Unified Manufacturing Service sollen Waferdaten in KI-Modelle einfließen, um Yield-Learning und Durchlaufzeiten zu verbessern. Noch fehlt allerdings der entscheidende Nachweis für die industrielle Skalierung. Rapidus hat zwar einen 2-nm-Prototypen mit erwarteten elektrischen Eigenschaften gemeldet, aber bislang keine belastbaren Yield-Daten veröffentlicht.

Die Finanzierung bleibt ein weiterer Kernpunkt. Im Februar schloss Rapidus eine Finanzierungsrunde über 267,6 Milliarden Yen ab, davon 100 Milliarden Yen über staatliche Mittel und 167,6 Milliarden Yen von 32 privaten Unternehmen. Zusätzlich hat Japan umfassende Unterstützung für die kommenden Jahre zugesagt. Die staatliche Beteiligung macht Tokio zum wichtigsten Einzelaktionär und verschafft der Regierung über Sonderrechte Einfluss auf zentrale Entscheidungen wie Technologiebündnisse oder Anteilsübertragungen.

1,4-Nanometer-Prozess noch ohne High-NA-EUV

TSMC kündigt Fertigungsprozess A14 für 2028 an

Intels Roadmap bis 2028

14A soll Intels Rückkehr an die Foundry-Spitze einläuten

Kundencommitments werden zum Prüfstein

Rapidus führt nach Angaben von CEO Atsuyoshi Koike Gespräche mit mehr als 60 Unternehmen, überwiegend aus dem Ausland. Vorläufige Preisangebote sollen an rund zehn potenzielle Kunden gegangen sein. Konkrete Designpartnerschaften gibt es unter anderem mit Tenstorrent und Esperanto Technologies, beide mit Fokus auf energieeffiziente KI- beziehungsweise RISC-V-Designs. Für das Geschäftsmodell entscheidend wären jedoch verbindliche Hochvolumenaufträge, die die geplante Kapazität tatsächlich auslasten.

Japans Halbleiterstrategie läuft damit auf zwei Gleisen. Während TSMCs JASM-Werk in Kumamoto bereits reifere Nodes für Automotive- und Industrieanwendungen bedient und eine zweite Fab mit fortgeschritteneren Nodes vorbereitet, trägt Rapidus den riskanteren Teil der nationalen Rückkehr an die Leading Edge.

Intel vs. TSMC

Foundry-Wettlauf: Ist Intels 18A oder TSMCs N2 besser?

Langfristig peilt Rapidus 1,4 nm um 2029, operative Profitabilität um das Geschäftsjahr 2030 und einen Börsengang im Geschäftsjahr 2031 an. Ob dieser Fahrplan tragfähig ist, hängt vor allem von drei Punkten ab: einem namentlich bestätigten Volumenkunden, belastbaren Yield-Fortschritten bei 2 nm und dem Nachweis, dass die Fab in Chitose den geplanten Kapazitätsramp erreicht.(sg)

(ID:50894997)