Virtueller Prozessablauf für den Aufbau einer zweireihigen CFET-Architektur: Der mit 3D Coventor simulierte Prozessablauf ging von den Spezifikationen einer „virtuellen“ CFET-Fab aus und projizierte zukünftige Verarbeitungskapazitäten und Designspielräume (H. Kuekner et al., IEDM 2024). Die Detailansicht zeigt ein TEM eines monolithischen CFET-Technologie-Demonstrators, der in der 300-mm-Reinraum-F&E-Einrichtung von imec hergestellt wurde. (Bild: A. Vandooren et al., IEDM 2024)
Standardzellarchitektur

Zweireihige CFET-Technologie für den A7-Technologieknoten

Das belgische Forschungsinstitut imec hat eine neuartige Standardzellenarchitektur für die Halbleiterfertigung in einem 0,7nm-CMOS-A7-Prozess vorgestellt. Die CFET-Architektur, die aus zwei Reihen CFETs mit einer dazwischen liegenden gemeinsamen Leitung für die Signalführung besteht, verspricht die Vereinfachung des Prozesses und eine erhebliche Reduzierung der Logik- und SRAM-Zellenfläche.

Weiterlesen

Bildergalerien

ROHMs Standalone-KI-MCU kann maschinelles Lernen und Inferenz ohne Cloud-Anbindung direkt auf dem IC (KI Accelerator) durchführen. (Bild: ROHM Co., Ltd.)
Volle Synergie unmittelbar nach der Integration

Chiplets mit integrierten Analog-Digital-Funktionen – ROHM und LAPIS arbeiten gemeinsam an innovativen MCUs

Nach der Fusion mit LAPIS Technology im April 2024 beschleunigt ROHM die Entwicklung und Einführung von Produkten, die die Stärken beider Unternehmen vereinen. ROHM nennt MCUs als eine der Kategorien mit dem größten Synergiepotenzial. Eine Reihe innovativer neuer Produkte steht kurz vor der Markteinführung. Dazu gehören eine MCU für Stromversorgungen mit integrierter Analog-Digital-Steuerung, die das Beste aus beiden Topologien nutzt, ein Produkt mit Chiplets und ein Modell, das maschinelles Lernen und Inferenz auf einem Chip ausführen kann.

Weiterlesen