Samsung nimmt ab sofort Aufträge für seinen 5nm-Foundry-Prozess mit extrem ultravioletter (EUV) Lithographie entgegen. Das Verfahren verspricht eine 25% größere Transistorendichte und entweder 10% mehr Leistung oder 20% weniger Stromverbrauch als die im Oktober gestartete 7nm-EUV-Node.

Cloud Computing und Big-Data Analysen erfordern die Entwicklung von immer leistungsfähigeren Computersystemen. Iuliana Radu, Programmdirektorin für die Entwicklung von ‚Beyond CMOS‘-Halbleiter­schaltungen und Quantencomputern bei Imec, präsentiert hier ihre Überlegungen, wie diese High-Performance-Computer im Jahr 2035 aussehen könnten.

Intel überholt Samsung: Mit dem Preisverfall für DRAM und NAND büßt der weltgrößte Speicherhersteller massiv Umsatz ein. Chip-Rivale Intel profitiert und könnte 2019 wieder zum umsatzstärksten Halbleiterhersteller werden. Das sind nicht die einzigen Auswirkungen des schwächelnden Speichermarktes.

Samsung und TSMC starten die Serienproduktion von Chips mit 7-nm-Strukturbreite, bei denen erstmals extrem ultraviolettes Licht (EUV) für die Wafer-Belichtung zum Einsatz kommt. Im April 2019 will TSMC zudem die Risk Production für 5-nm-Chips anlaufen lassen – ebenfalls mit EUV. Derweil kämpft Intel weiter mit seiner 10-nm-Fertigung.

Pat Gelsinger hat das A-Wort gesagt: Als einer der ersten Halbleiterhersteller will Intel die Angström-Ära in der CMOS-Prozesstechnik einläuten. Wichtiger ist jedoch: Intel gleicht die Benennung seiner Prozesstechniken dem Wettbewerb an – und will damit sein neu ausgerufenes IDM-2.0-Foundry-Geschäft anschieben.

Großer Wirbel um winzige Strukturen: Intel hat Spekulationen widersprochen, dass es seine 10-nm-Fertigungstechnik aufgibt. Wie das Unternehmen seinen bereits bestehenden Rückstand auf Samsung und TSMC in Punkto EUV-Fertigung wettmachen will, bleibt indes unklar.

Magneto-elektrische Spin-Orbit-Materialien haben das Potenzial, CMOS als Basis für Speicher- und Logik-ICs abzulösen. Davon sind Forscher von Intel und der University of California in Berkeley überzeugt.

Erfolgreiche europäische Zusammenarbeit in Forschung, Industrie und Politik: Erste kommerziell mithilfe der hochmodernen EUV-Technik gefertigte Chips sollen 2019 auf den Markt kommen.

Samsung möchte in der Chipherstellung die Grenzen des physikalisch möglichen endgültig ausloten: Auf dem hauseigenen Foundry Forum in Seoul wurden Pläne für die Fertigung von Chips in einem 3nm-Node-Verfahren auf Basis spezieller MBCFET-Transistoren bekannt gegeben. Zudem sollen noch 2018 erste 7nm-Chips in Serie erscheinen.

Nanosheet statt FinFET, atomare 2D-Kanäle, hybride Metallisierungen, ganz neue Materialmixe, 3D-Chip-Interconnect-Techniken und vieles mehr: Im Interview erklärt Sri Samavedam von Imec, mit welchen Innovationen die bewährte CMOS-Technik fit für zukünftige Anforderungen gemacht wird.