Embedded JTAG in der Praxis Wie JTAG die Testzeit von Frequenzumrichter-Baugruppen halbiert

Anbieter zum Thema

GÖPEL electronic GmbH

SPEA GmbH Systeme f. professionelle Elektronik und Automation

MES Electronic Connect GmbH & Co. KG

RECOM Power GmbH

Die In-System-Programmierung (ISP) ist beim Testen von Baugruppen mit programmierbaren Bausteinen meist der entscheidende Prozess-Flaschenhals. Das Schreiben der Firmware in die Steuerkarten beanspruchte bei KEB Automation bis zu 60 Prozent der gesamten Testzeit. Abhilfe verspricht eine Flash-Programmierung via JTAG im laufenden Inline-Testprozess.

Die Steuerkarten für seine Produkte und Systeme fertigt KEB Automation in einer hauseigenen Leiterkartenfertigung. Diese komplexen Baugruppen ermöglichen universell einsetzbare Antriebskonzepte und werden auf Inline-Testsystemen automatisiert geprüft. Neben Bauteiletests (ICT) und verschiedenen Funktionstests (FKT) fand hierbei auch die Programmierung der Flash-Speicher direkt auf dem Prüfling statt. Aufgrund dieses zeitintensiven Flash-Vorgangs dauerte der Gesamttest bis dato jedoch sehr lange, was den Durchsatz erheblich schmälerte.

Mit einer Optimierung des Testablaufs wollte KEB Automation den Durchsatz in der Baugruppenfertigung erhöhen – allerdings unter einer strikten Bedingung: Die einzelnen Testschritte durften keinesfalls auf verschiedene Testsysteme aufgeteilt werden. Die zu erwartenden Kosten für zusätzliche Arbeitsschritte und die Zwischenlagerung der Baugruppen hätten die erhoffte Ersparnis ad absurdum geführt. Gemeinsam mit der Hardwareentwicklung startete die Leiterkartenfertigung daher ein gezieltes Optimierungsprojekt.

Flaschenhals Flash-Vorgang

Schnell war klar, dass im Programmieren des Flash-Speichers das größte Einsparpotenzial steckt, da dieser Schritt nahezu 60 Prozent der Testzeit beanspruchte. Basis des neuen Verfahrens sollte die JTAG-Technologie sein.

JTAG (Joint Test Action Group), auch als Boundary Scan bekannt, ist ein standardisiertes elektrisches Prüfverfahren zum Testen, Programmieren und Debuggen bestückter Leiterplatten. Der grundlegende Ansatz ist die Verifikation fehlerfreier Boardverbindungen. Ähnlich wie beim ICT werden Leiterbahnen an einem Punkt stimuliert und an einem anderen gemessen, um Rückschlüsse auf mögliche Fehler zu ziehen. Die Leistungsfähigkeit geht jedoch weit über den reinen Verbindungstest hinaus.

Durch die Kombination von Boundary-Scan-Software und -Hardware lassen sich Verbindungsfehler, Kurzschlüsse und Lötfehler erkennen. Das ist selbst ohne physischen Zugriff auf alle Pins möglich. Über die JTAG-Schnittstelle sind neben Struktur- und Verbindungstests auch erweiterte Funktionstests möglich, bei denen Board- und Bauteilfunktionen geprüft werden. Dies erlaubt eine Pin-genaue Fehlerlokalisierung in Entwicklung und Produktion sowie hocheffiziente Programmierprozesse.

Integration als oberste Maxime

Für die Umsetzung definierte KEB einen detaillierten Anforderungskatalog: Der Partner musste über umfassende JTAG-Expertise verfügen, während die vorhandenen SPEA-Testsysteme und firmeninternen Testkonzepte unbedingt weiterverwendet werden sollten. Zudem musste sich das neue Flash-Konzept nahtlos in den automatisierten Testablauf einfügen.

Ein weiterer entscheidender Punkt war die Kompatibilität der Testsysteme verschiedener Hersteller sowie die Verfügbarkeit geeigneten Supports. Letztlich fiel die Wahl auf Göpel electronic als Systempartner.

Seit der Einführung des JTAG-Standards im Jahr 1990 entwickelt das Unternehmen Hard- und Softwaresprachen für Embedded-JTAG-Lösungen und zählt heute zu den weltweiten Marktführern. Bei KEB Automation konnten alle ermittelten Lösungsansätze ausnahmslos mit Göpel-Komponenten realisiert werden. Unterstützt durch die langjährige, bewährte Kooperation zwischen SPEA und Göpel electronic.

Der Weg zum neuen Lösungsansatz

Im Prüffeld von KEB Automation sind SPEA Dual Bay Inline-Tester im Einsatz, die mit eigenentwickelter Hardware an die spezifischen Bedarfe angepasst wurden. In diese Umgebung integrierte Göpel electronic die neuen JTAG-Prozesse.

Die Logikbausteine der Steuerkarte benötigen eine KEB-spezifische Firmware, deren Hauptteil in einem externen Flash-Speicher (Größe bis zu 8 MByte) abgelegt ist. Bei den untersuchten Steuerkarten mussten beispielsweise rund 3 MByte Nutzdaten geflasht werden. Bisher geschah dies über die Diagnoseschnittstelle per RS232-Protokoll, die auf 115,2 kBit/s limitiert ist. Zudem sorgte ein proprietäres FTP-Protokoll dafür, dass Nutzdaten in winzige Pakete mit Headern und Trailern aufgeteilt werden mussten und strikte Wartezeiten einzuhalten waren. Ein komplett neues Flash-Verfahren war zwingend erforderlich.

Für die Beschleunigung kam die XBUS-Technologie zur universellen Emulation serieller Bus-Interfaces (u. a. SPI) zum Einsatz. Hierfür wurde das SPEA-Inline-System mit Göpel-Hardware nachgerüstet: Pro Bay integrierte man einen SCANFLEX SFX II Cube B mit vier TEM-Modulen sowie ein TIC02/SR-Modul pro Prüfling im Nadelbettadapter. Ergänzt wurde das System durch YABS-/YAPROL-Boards, um die Signale der Göpel-Hardware an der SPEA-Übergabeschnittstelle verfügbar zu machen.

Flashen neu erfunden

Im Projektverlauf stellte sich heraus, dass die CPU der zu optimierenden Steuerkarte weder JTAG unterstützte noch das KEB-spezifische Firmware-Dateiformat verarbeiten konnte. KEB löste dieses Problem durch die Eigenentwicklung einer Inhouse-Adapterplatine, die auch für Folgeprojekte nutzbar ist.

Diese Platine verfügt über ein JTAG-fähiges FPGA, das für die Dauer des Flash-Vorgangs den Master des Flash-Speichers simuliert und anstelle der TIC-Module im Nadelbettadapter sitzt. Damit ließ sich die ChipVORX-Technologie zum direkten Programmieren der FPGAs nutzen. Das Flashen der Firmware erfolgt nun als Binärfile direkt über die Testpunkte des SPI-Interfaces des Flash-Speichers.

Testzeit halbiert und schnelle Amortisation

Das Ergebnis ist beeindruckend: Die Durchlaufzeit halbiert sich mit dem neuen JTAG-Flash-Verfahren von 14 auf sieben Minuten. Bezogen auf das Stückvolumen der gefertigten Steuerkarten haben sich die Investitionen in die JTAG-Erweiterung durch den enormen Zeitgewinn bereits innerhalb eines Jahres amortisiert.

Auf Basis dieses erfolgreichen Projekts plant KEB Automation, zukünftig weitere Testverfahren für Schaltungsmodule auf die JTAG/Boundary-Scan-Technologie umzustellen. Aktuell wird anhand einer weiteren Steuerkartenvariante analysiert, in welchem Maße sich der Testaufwand und die Kosten durch funktionale Modultests weiter senken lassen. Dabei kommt die bewährte Kombination der Testsysteme von SPEA und Göpel electronic zum Einsatz. (heh)

* Ralf Eiselbrecher ist Gruppenleiter Prüf- und Testprozesse bei KEB Automation.

(ID:50917335)