500 Entwickler informierten sich während Roadshow über Cadence Board-Designsoftware

Anbieter zum Thema

Beta LAYOUT GmbH

Precoplat Präzisions-Leiterplatten-Technik GmbH

Eurocircuits GmbH

FlowCAD EDA-Software Vertriebs GmbH

I/O-Zuordnung eines FPGAs optimieren

Zur Optimierung der I/Os eines FPGAs auf der Leiterplatte gibt es jetzt auch eine Schnittstelle des FPGA System Planers zu OrCAD Capture. Mit einer frühen Abstraktion zu Beginn des Design-Prozesses werden die groben Platzierungen der Bausteine und deren Verbindungen definiert. Dann kann der FPGA System Planer, mit der Kenntnis über den internen Aufbau der der FPGAs, die I/Os synthetisieren. Dabei wird unter Berücksichtigung der verschiedenen Bänke und Beschaltungsmöglichkeiten eine möglichst kreuzungsfreie Verbindung durch optimierte Zuordnung der I/Os erreicht.

(ID:329607)