Die Verlustleistung in CMOS-Logiksystemen steht hauptsächlich mit der Taktfrequenz, der Eingangskapazität der verschiedenen Gatter innerhalb des Systems und der Versorgungsspannung in Zusammenhang. Da die Größe der integrierten Transistoren und damit die Versorgungsspannung reduziert wurden, konnten bei der Senkung der Verlustleistung auf Gatterebene signifikante Steigerungen erreicht werden.
Weiterlesen