6. PCB-Designer-Tag Frühzeitige Kommunikation ist der Schlüssel zur Fehlerminimierung

Anbieter zum Thema

Beta LAYOUT GmbH

KINGBRIGHT ELECTRONIC EUROPE GmbH

Eurocircuits GmbH

So unterschiedlich die Vorträge des 6. PCB-Designer-Tages auch sind, haben sie eines gemeinsam: Nur durch eine frühzeitige Kommunikationsbereitschaft aller Akteure, die im Entwicklungs- und Fertigungsprozess von Elektronikprodukten eingebunden sind, lassen sich Fehler minimieren, Kosten reduzieren und Termine halten.

Auch in diesem Jahr laden Sie der FED e. V. und die ELEKTRONIKPRAXIS wieder zum PCB-Designer-Tag nach Würzburg ein. Am 19. Mai reichen dort Praktiker aus den Bereichen Design, Leiterplatte und Baugruppe ihr Wissen und ihre langjährigen Erfahrungen weiterreichen: www.pcbdesigner-tag.de. Nutzen Sie die Gelegenheit der offenen Kommunikation mit Referenten und Teilnehmern und tragen Sie den gewonnenen Nutzen in Ihr Unternehmen. Wir freuen uns auf Sie!

Vortrag 1: Zertifizierter Elektronik-Designer – Das neue, erweiterte FED-Designkurskonzept

Die gestiegenen Anforderungen des Elektronikmarktes, verbunden mit der zunehmenden Komplexität, die einhergeht mit einer immer stärkeren Miniaturisierung auf Leiterplatte und Baugruppe und nicht zuletzt die große Materialvielfalt, die zwischenzeitlich zum Einsatz kommt, veranlassten den FED, sein Ausbildungsangebot bezogen auf Leiterplatten- und Baugruppen-Design nachhaltig zu überarbeiten und zu ergänzen.

Referentin Erika Reel stellt Ihnen den Zertifizierten Elektronik-Designer (ZED Level I - IV) vor. Abschließend gibt es erste Informationen zum PCB Design Award 2016. Erika Reel ist Mitglied des FED-Vorstands und verantwortet den Bereich Design. Über 22 Jahre war Sie bei der Firma Omnisec AG, Schweiz, in der Entwicklung der hochzuverlässigen Nachrichtentechnik tätig und leitete hier die Bereiche Elektronik- und Mechanikkonstruktion.

Vortrag 2: Wie lassen sich Fehler vermeiden? Leiterplattenhersteller als verlängerte Werkbank der Entwickler und Designer

Heute sind die Ansprüche an einen Leiterplattendesigner komplexer denn je. Er muss die Anforderungen an das Leiterplatten-Baugruppen-Design unter Berücksichtigung der nachfolgenden Herstellprozesse in seiner Arbeit berücksichtigen. Fehler die aus Unwissenheit über den Herstellungsprozess einer Leiterplatte geschehen, sind nicht selten Ursache für einen stockenden Ablauf beim Leiterplattenhersteller.

Beginnend bei der Dokumentation und weiter von Lage zu Lage werden im Vortrag die häufigsten Fehler vorgestellt und Lösungen aufgezeigt. Dies soll dem Designer helfen genannte Fehler zu vermeiden und so mögliche aufwendige Änderungen schon im Vorfeld zu verhindern.

Referent Matthias Klahre von der Contag GmbH ist staatlich geprüfter Techniker der Elektrotechnik und heute Leiter der Arbeitsvorbereitung. Als CAM-Operator begann er 2007 seine Tätigkeit bei Contag. Durch seine weitreichenden Erfahrungen im Umfeld der Leiterplatte ist er unter anderem bei der Einführung neuer Technologien für die CAM-Prozessgestaltung verantwortlich.

(ID:43293700)