Foundry-Kapazitäten TSMC: Von KI getriebener Chipmangel wird noch auf Jahre anhalten

TSMC-CEO C.C. Wei sieht den derzeitigen KI-Boom als einen mehrjährigen Stresstest für Fertigung, Lithografie und Lieferkette. Der Foundry-Weltmarktführer erhöht den Wafer-Output und will die Preise stabil halten. Doch der von KI getriebene Chipmangel dürfte noch auf Jahre bestehen bleiben.

TSMC rechnet damit, die Nachfrage nach fortschrittlichen Halbleitern für Künstliche Intelligenz noch über Jahre nicht vollständig bedienen zu können. CEO C.C. Wei machte auf der Hauptversammlung in Hsinchu deutlich, dass die Engpässe nicht nur einzelne Fertigungslinien betreffen, sondern weite Teile der vorgelagerten Lieferkette.

Der Bedarf wird vor allem durch KI-Beschleuniger, Server-Prozessoren und kundenspezifische ASICs für Hyperscaler getrieben. Nvidia, AMD, Apple und weitere große Kunden benötigen zunehmend Chips aus den modernsten Prozessgenerationen, bei denen Fertigungskapazität, Ausbeute, Packaging und Substrate eng miteinander verzahnt sind.

KI-Chips treiben die Auslastung an

TSMC versucht, die vorhandenen Werke stärker auszulasten und zugleich neue Kapazitäten aufzubauen. Die Produktionsmenge steigt bereits sichtbar: Nach 3,3 Millionen belichteten Wafern im ersten Quartal 2025 waren es im vierten Quartal knapp vier Millionen und im ersten Quartal 2026 rund 4,3 Millionen 300-mm-Wafer beziehungsweise Äquivalente aus älteren 200-mm-Linien.

Trotz dieses Hochlaufs bleibt die Nachfrage größer als das Angebot. „Es wird noch lange dauern, bis wir die Kundennachfrage decken können“, sagte C.C. Wei. Dennoch rechnet TSMC für dieses Jahr weiterhin mit einem Umsatzanstieg von 30 %. Das Unternehmen wolle darüber hinaus den Lieferengpass nicht ausnutzen. Gegenüber Investoren versicherte Wei, dass man plötzliche Preiserhöhungen, wie sie in der Speicher- und Speicherchipbranche zu beobachten waren, vermeiden wolle, um die Geschäftsstabilität zu gewährleisten.

Wei betonte, TSMC arbeite daran, nicht selbst zum Flaschenhals der globalen KI-Wertschöpfungskette zu werden. Gleichzeitig verwies er darauf, dass auch Zulieferer von Komponenten, Materialien und Ausrüstung mit dem Tempo des Marktes kämpfen. Besonders bei KI-Hardware verschiebt sich der Engpass zunehmend in Richtung Systemebene. Hohe Rechenleistung erfordert nicht nur Logikchips in führenden Nodes, sondern auch Speicher mit hoher Bandbreite, leistungsfähige Interposer, Substrate und thermisch robuste Gehäusetechnologien.

Arizona-Ausbau hilft, ersetzt Taiwan aber nicht

TSMC investiert massiv in neue Werke außerhalb Taiwans, insbesondere im US-Bundesstaat Arizona. Dort soll zusätzliche Kapazität für moderne Chips entstehen, einschließlich weiterer Fab-Phasen, Packaging-Einheiten und eines F&E-Standortes. Dennoch machte Wei klar, dass es lange dauern wird, bis die US-Fertigung den Bedarf amerikanischer Kunden in nennenswertem Umfang decken kann. Die Kapazitäten in den neuen Arizona-Werken seien bereits bis Ende 2027 voll ausgelastet und ausgebucht.

Ein früheres Ziel, 30 Prozent der Kapazität für 2-nm- und kleinere Strukturen in den USA anzusiedeln, gilt inzwischen als schwer erreichbar. Als Gründe nannte Wei unter anderem langwierige Umweltgenehmigungen und den Mangel an qualifizierten Bau- und Fachkräften.

Taiwan bleibt damit auf absehbare Zeit der wichtigste Produktionsstandort des Unternehmens. Dort konzentriert TSMC seine erfahrensten Fertigungsteams, zentrale Forschung und Entwicklung sowie den größten Teil der Volumenproduktion. Für Kunden bleibt die Nähe zu diesem Ökosystem ein wesentlicher Faktor bei Ramp-up, Yield-Learning und Prozessstabilität.

Der globale Ausbau reduziert zwar geopolitische und logistische Risiken, schafft aber keine kurzfristige Entspannung. Der Aufbau einer führenden Halbleiterfertigung dauert Jahre, weil Reinräume, Prozesswerkzeuge, Materialversorgung, Engineering-Teams und Qualifizierungsschritte parallel skaliert werden müssen.

High-NA EUV bleibt vorerst ein R&D-Thema

Wei außerte sich ebenfalls zu TSMCs Haltung zu High-NA EUV. Der CEO bestätigte, dass das Unternehmen entsprechende Systeme von ASML gekauft hat und aktiv in Forschung und Entwicklung einsetzt. Für die Massenproduktion sieht TSMC derzeit jedoch noch keinen wirtschaftlichen Zwang.

Grund hierfür sei Wei zufolge nicht mangelndes Interesse an der Technologie, sondern die Kosten-Nutzen-Rechnung. High-NA-EUV-Systeme können rund 400 Millionen US-Dollar pro Anlage kosten. TSMC will die Technologie daher erst dann in die Fertigung übernehmen, wenn Kosten, Durchsatz, Prozessfenster und Nutzen für konkrete Nodes zusammenpassen.

Das unterscheidet TSMCs Strategie von Intel, das High-NA EUV früher in seine Roadmap für kommende Prozessgenerationen integrieren will. TSMC setzt dagegen darauf, bestehende EUV-Verfahren weiter auszureizen und Mehrfachstrukturierung, Prozessintegration und Design-Technology-Co-Optimization so lange wirtschaftlich sinnvoll zu kombinieren.

Neben KI-Servern sieht TSMC langfristig auch autonome Fahrzeuge und Robotik als Wachstumstreiber. Beide Anwendungen verlangen leistungsfähige, energieeffiziente und robuste Halbleiterplattformen. Der aktuelle Kapazitätsdruck dürfte sich daher nicht allein über zusätzliche Fabs lösen lassen, sondern auch über bessere Prozessökonomie, effizientere Designs und eine engere Abstimmung zwischen Foundries, Fabless-Anbietern, Ausrüstern und Systemherstellern.(sg)

Ohne High-NA-EUV-Anlagen von ASML

TSMC plant Einführung von A12-Prozess für 2029

Lithografie

Imec erhält das weltweit modernste High-NA-EUV-System

(ID:50864668)