Speicherminiaturisierung Kondensatorlose DRAM-Zelle auf IGZO-Basis mit >400s Retentionszeit

Redakteur: Sebastian Gerstl

Das belgische Forschungsinstitut imec hat auf dem Electron Devices Meeting 2020 eine neuartige DRAM-Zellenarchitektur vorgestellt, die zwei Indium-Gallium-Zinkoxid-Dünnschichttransistoren (IGZO-TFTs) enthält und komplett ohne Speicherkondensator auskommt. Die Forschenden erhoffen sich einen maßgeblichen Durchbruch bei der Speicherminiaturisierung.

Anbieter zum Thema

(a) Schema einer 2T0C-DRAM-Zelle, bei der das Speicherelement die Oxidkapazität Cox des Lesetransistors ist; (b) Beispiel für eine schematische Draufsicht auf ein 2T0C-DRAM-Array auf einer einzelnen planaren Ebene. Die Querschnittsrichtung A-A' zeigt an, dass die Array-Dichte durch (c) das Stapeln mehrerer Schichten der 2T0C-Zelle erhöht werden kann.
(a) Schema einer 2T0C-DRAM-Zelle, bei der das Speicherelement die Oxidkapazität Cox des Lesetransistors ist; (b) Beispiel für eine schematische Draufsicht auf ein 2T0C-DRAM-Array auf einer einzelnen planaren Ebene. Die Querschnittsrichtung A-A' zeigt an, dass die Array-Dichte durch (c) das Stapeln mehrerer Schichten der 2T0C-Zelle erhöht werden kann.
(Bild: imec)

Die Skalierung herkömmlicher 1T1C-DRAM-Speicher (ein Transistor, ein Kondensator) über die 32-GByte-Die-Dichte hinaus steht vor zwei großen Herausforderungen. Erstens ist es aufgrund der Schwierigkeiten bei der Skalierung von Si-basierten Array-Transistoren schwierig, den erforderlichen Ausschaltstrom und den Leiterbahnwiderstand bei abnehmender Zellengröße einzuhalten. Zweitens ist die 3D-Integration und Skalierbarkeit - der ultimative Weg zu DRAM mit hoher Dichte - durch die Notwendigkeit eines Speicherkondensators begrenzt. Imec stellt eine neuartige DRAM-Architektur vor, die auf beide Herausforderungen reagiert und damit einen Skalierungspfad in Richtung stromsparender, hochdichter monolithischer 3D-DRAM-Speicher.

Dichtere Stapelung von Schichten bei höherer Energieeffizienz

Auf dem 66. IEEE International Electron Devices Meeting hat das imec, ein weltweit führendes Forschungs- und Innovationszentrum für Nanoelektronik und digitale Technologien, eine neuartige DRAM-Zellenarchitektur (Dynamic Random Access Memory) präsentiert. Der Ansatz enthält zwei Indium-Gallium-Zinkoxid-Dünnschichttransistoren (IGZO-TFTs) und kommt zugleich ohne einen Speicherkondensator aus. DRAM-Zellen in dieser 2T0C-Konfiguration (2 Transistoren 0 Kondensatoren) weisen dank eines extrem niedrigen (extrahierten) Aus-Stroms von 3x10-19A/µm bei unterschiedlichen Zellabmessungen eine Speicherzeit von mehr als 400s auf - was die Auffrischungsrate und den Stromverbrauch des Speichers deutlich reduziert.

Diese Ergebnisse wurden für optimierte skalierte IGZO-Transistoren (mit 45nm Gate-Länge) erzielt, die auf 300mm-Wafern prozessiert wurden. Die Optimierung zielte darauf ab, den Einfluss von Sauerstoff- und Wasserstoff-Fehlstellen sowohl auf den Einschaltstrom als auch auf die Schwellenspannung zu unterdrücken - eine der größten Herausforderungen bei der Entwicklung von IGZO-TFTs.

Diese Vorgehensweise ermöglicht neue Vorgehensweise, um kleinere und energieeffizientere Chips mit deutlich größerer Speicherdichte zu ermöglichen, ohne dabei Geschwindigkeit einzubüßen: Die Fähigkeit, IGZO-TFTs im Back-End-of-Line (BEOL) zu prozessieren, verspricht, die Grundfläche der Zelle zu reduzieren und ein effizientes Stapeln einzelner Zellen zu ermöglichen.

„Neben der langen Verweildauer bieten IGZO-TFT-basierte DRAM-Zellen einen zweiten großen Vorteil gegenüber aktuellen DRAM-Technologien,“ sagt Gouri Sankar Kar, Programmdirektor am imec. „Im Gegensatz zu Silizium können IGZO-TFT-Transistoren bei relativ niedrigen Temperaturen hergestellt werden und sind daher mit der BEOL-Verarbeitung kompatibel. Dies ermöglicht es uns, die Peripherie der DRAM-Speicherzelle unter das Speicherarray zu verlegen, was den Footprint des Speicherchips deutlich reduziert.

Darüber hinaus eröffne die Back-End-of-Line-Verarbeitung Wege zum Stapeln einzelner DRAM-Zellen und ermöglicht so 3D-DRAM-Architekturen. „Unsere bahnbrechende Lösung wird dazu beitragen, die sogenannte Memory Wall einzureißen, so dass DRAM-Speicher weiterhin eine entscheidende Rolle in anspruchsvollen Anwendungen wie Cloud Computing und künstlicher Intelligenz spielen können,“ sagt sagt Gouri Sankar Kar.

Jetzt Newsletter abonnieren

Verpassen Sie nicht unsere besten Inhalte

Mit Klick auf „Newsletter abonnieren“ erkläre ich mich mit der Verarbeitung und Nutzung meiner Daten gemäß Einwilligungserklärung (bitte aufklappen für Details) einverstanden und akzeptiere die Nutzungsbedingungen. Weitere Informationen finde ich in unserer Datenschutzerklärung.

Aufklappen für Details zu Ihrer Einwilligung

(ID:47043018)