Der erste deutsche Qualifikationsnachweis für Leiterplattendesigner

Meilensteine der Elektronik Der erste deutsche Qualifikationsnachweis für Leiterplattendesigner

09.08.2016

Anbieter zum Thema

MicroConsult Microelectronics Consulting & Training GmbH

Beta LAYOUT GmbH

Eurocircuits GmbH

Gerhard Gröner Beratung f.Elektronik-Design

Fachverband Elektronik- Design (FED) e.V.

1999 startete der Fachverband Elektronik-Design ein berufsbegleitendes Qualifizierungsprogramm für Leiterplattendesigner und setzte eine anerkannte Referenz. Heute heißt der wertvolle Abschluss Zertifizierter Elektronik Designer (ZED).

1999 startete der FED die berufliche Qualifizierung zum Leiterplatten- und Baugruppendesigner heute Zertifizierter Elektronik Designer (ZED).
(Bild: FED)

Mit oberflächenmontierbaren Bauteilen und Bestückautomaten zog in den 1980er Jahren die SMD-Technik in die deutschen Elektronikfertigungen ein. Allein im Grundig Werk 16 Nürnberg-Langwasser arbeiteten Bestückautomaten ausgelegt für eine Jahresfertigung von 500.000 Farbfernsehgeräten. Verbesserte und neue SMD-fähige Bauelemente forcierten die Verbreitung der SMT (Surface Mount Technology).

Doch die Möglichkeit, mehr Bauteile auf einer Leiterplatte unterzubringen und die Platine beidseitig zu bestücken, setzte das Wissen um die neuen Prozesse, Bauteileformen und elektrotechnischen Zusammenhänge voraus.

Bildergalerie

Erste Designer-Prüfung in Deutsch nach den Vorschriften des amerikanischen Fachverbandes IPC: Dieter Bergmann †, IPC, Lutz Treutler, FED, und Schulungsleiter Gerhard Görner (v.l.n.r.)

Die ersten erfolgreichen Absolventen der CID-Prüfung in Deutsch bei der Übergabe der Zertifikate. CID – Certified Interconnect Designer – ist der erste Level des IPC-Designer-Zertifikates.

Das Schulungskonzept besteht aus einem berufsbegleitenden Training aus vier aufeinander aufbauenden Modulen, die Block- bzw. wochenweise angeboten werden

Die Kursteilnehmer erhalten eine Einführung in die Normen, Arbeitshilfen und Zugriff auf ein umfangreiches Nachschlagewerk, das als Kursunterlagen zur Verfügung gestellt wird.

Bildergalerie mit 10 Bildern

1993 war im Vorwort des Jahrbuch der Europäischen Leiterplatten- und Baugruppenindustrie zu lesen: „SMT verlangt eine Zusammenarbeit aller Disziplinen, die für die Entwicklung und Fertigung einer elektronischen Baugruppe tätig sind. Lückenlose Kommunikation und eine vollständige, koordinierte und kontrollierte Übergabe der Produktdetails von einer Veredelungsstufe zur anderen sind notwendig. Im Gegensatz zu den USA und Japan sind solche Koordinationsbemühungen in Europa nicht klar zu erkennen.“

Gutes Leiterplatten-Layout garantiert Fertigungsqualität

Schon damals war klar: ein gut durchdachtes Leiterplattenlayout garantiert eine wirtschaftliche und fehlerfreie Produktion und Weiterverarbeitung der Leiterplatte sowie elektronischen Baugruppe. Weil das Thema bei den etablierten Verbänden verhallte, gründete sich im Sommer 1992 den Fachverband Elektronik Design e.V. kurz: FED. Orientierung gab der amerikanische Fachverband IPC, dessen Design-Richtlinie IPC-D-275 der FED 1997 ins Deutsche übersetzte.

Handlungsbedarf sah der junge Verband bei der Qualifikation der Mitarbeiter. Es gab keine einheitliche Berufsbezeichnung“, erzählt Gerhard Gröner. „Die Layouter, Leiterplattenentwickler, Leiterplattenkonstrukteure und Entflechter kamen aus allen Bereichen und bildeten sich mehr oder weniger autodidaktisch weiter.“

1998 gaben die Entscheider im Verband grünes Licht für Gröners Konzept: eine Berufsausbildung und Qualifikation von Leiterplattendesignern nach einheitlichen Vorschriften auf der Grundlage der IPC-Richtlinien. Das Schulungskonzept bestand aus einem berufsbegleitenden Training aus vier aufeinander aufbauenden Modulen, das block- bzw. wochenweise angeboten wurde. Der Nutzen für die Teilnehmer: Einführung in die Normen und Richtlinien, Arbeitshilfen und Zugriff auf ein umfangreiches Nachschlagewerk, das als Kursunterlagen zur Verfügung gestellt wird.