Halbleiterfertigung TSMC und Samsung kämpfen um Technologiekrone
Anbieter zum Thema
Taiwans TSMC und Südkoreas Samsung kämpfen immer härter um Kunden und die Chiptechnologie der Zukunft. Um den eigenen Anspruch auf Technologieführerschaft auch bei der kommenden 2-Nanometer-Prozessgeneration zu bekräftigen, haben die Taiwanesen nun neue technische Details über ihre künftigen Produkte angekündigt.

Die Entwicklung laufe nach Plan, die Serienfertigung sei weiterhin für Ende 2025/Anfang 2026 geplant und eine Reihe von Innovationen werden die Leistungsfähigkeit seiner N2-Chips verbessern, hat TSMC kürzlich auf dem North American Technology Symposium angekündigt. Gleichzeitig berichten Medien in Asien über große Fab-Expansionspläne des größten Auftragsherstellers der Erde.
Eine der geplanten Variationen mit der größten Bedeutung sind „N2P“-Technologieknoten („Nodes“) mit „backside power delivery“. Bei dieser neuen Technologie erfolgt die Stromversorgung der integrierten Transistoren über tief im Substrat vergrabene Strukturen, quasi von der Rückseite (back end of line, BEOL) eines Chips, während die eigentlichen Logikfunktionen über dessen Vorderseite (front end of line, FEOL) bereitgestellt werden.
PowerVia: Auch Intel setzt auf tief im Chipsubstrat vergrabene Stromverteiler
Intel will diesen Aufbau unter dem Markennamen „PowerVia“ im Zuge seiner Intel-18A-Prozesstechnologie bereits ein Jahr früher auf den Markt bringen als TSMC. Dafür hat das Unternehmen eng mit dem im Belgien ansässigen Forschungs- und Innovationsinstitut Imec zusammengearbeitet. Die Frage wird jedoch wie immer sein, wer die zuverlässigsten Prozesse schaffen kann. Da hatten die Taiwanesen bisher oft die Nase vorn – wie derzeit auch bei der angelaufenen Produktion von 3-Nanometer-Chips.
Der härteste Wettbewerber von TSMC heißt derzeit allerdings Samsung. Beide Unternehmen versuchen, sich gegenseitig mit immer leistungsstärkeren und energieeffizienteren Chips zu überbieten. In diesem Kontext hat TSMC nun auf dem genannten Event angekündigt, dass sein N2-Fertigungsprozess der erste Node sein wird, der „Gate All Around“-Feldeffekttransistoren (GAA-FET) nutzen wird. TSMC nennt sie Nanosheet-Transistoren, Samsung MBCFET und Intel RibbonFET.
Gate-All-Around: Die nächste Stufe der Hochintegration
Bei dieser Transistorarchitektur sind die zu steuernden Kanäle an vier Seiten von einer Gate-Schicht umgeben. Ja nach Ausprägung des Kanalquerschnitts haben sich verschiedene Bezeichnungen dafür etabliert: Nanowire für einen eher quadratischen Querschnitt, Nanosheet für einen flachen, rechteckigen Querschnitt, der an flache Flügel erinnert. Mehrere solcher umschlossenen GAA-Kanäle lassen sich während der Fertigung stapeln, so dass schließlich mehrere Transistoren übereinander angeordnet sind.
Beides hat Vorteile: Ein umschließendes Gate kann den Kanal effizienter steuern, also schneller und mit weniger Energieaufwand. Dadurch lässt sich die Performance um rund 10 bis 15 Prozent steigern, oder umgekehrt der Stromverbrauch um rund 25 bis 30 Prozent senken. Zudem lassen sich durch das Nutzen der dritten Dimension die Transistordichte pro Flächeneinheit erhöhen.
Wer bei der Prozesstechnologie führt, hat die besten Aussichten auf lukrative Aufträge. Kein Tag scheint momentan zu vergehen, an dem die Medien in Taiwan und China nicht über neue Gerüchte berichten, dass Samsung TSMC oder umgekehrt TSMC Samsung Großaufträge wie etwa für die Snapdragon-8-Gen-4-Chips von Qualcomm wegschnappen werde.
TSMC investiert trotz Abschwung kräftig weiter
Doch der langfristige Erfolg von Fabs gleicht ein wenig einer Zirkusnummer, bei der die verschiedensten Tiere und Akrobaten perfekt miteinander harmonieren müssen – sehr teure EUV-Lithografiemaschinen von ASML und anderes Gerät müssen perfekt eingerichtet und synchronisiert werden, um eine hochvolumige Serienfertigung zuverlässig mit Topqualität langfristig zu etablieren.
TSMC verringert daher jüngsten Berichten zufolge selbst angesichts des gegenwärtigen Abschwungs in der globalen Halbleiterindustrie seine Investitionen in neue Anlagen nicht, sondern verfolgt im Gegenteil unvermindert ambitionierte und teure Expansionspläne, wie das chinesische Fachportal Bandaoti Hangye Guancha in einer ausführlichen Analyse berichtet.
TSMC baut neue Fabs verstärkt außerhalb Taiwans
In Taiwan plant das Unternehmen die neue „Fab 20“ in Hsinchu und eine weitere komplette Fabrik in Taichung für die kommende 2-nm-Produktion. In den USA werden zwei neue Fabs entstehen, beide in Arizona, zunächst für 4-nm- und 3-nm-Prozesse.
In Japan soll in der neuen TSMC-Fab in Kumamoto schon nächstes Jahr mit der Serienfertigung von 12/16- und 28-nm-Chips begonnen werden. In der Volksrepublik China ist kürzlich die Serienfertigung mit 28-nm-Prozessen eingeführt worden.
Konjunkturerholung ab dem dritten Quartal erwartet
Die Taiwanesen erwarten für das dritte Quartal dieses Jahres eine gewisse Erholung der Konjunktur und wollen dafür gerüstet sein, sagen Analysten übereinstimmend. Zwar werde der Wettbewerb mit Samsung und auch Intel immer schärfer, doch TSMC sei noch immer die führende Foundry in der Industrie, wenn es um fortgeschrittene Halbleiter gehe, sagte beispielsweise Mehdi Hosseini, ein angesehener Marktbeobachter von der Susquehanna International Group gegenüber der EETimes.
Samsung und Intel müssten erst noch beweisen, dass sie ähnlich verlässliche Serienfertigungen für die jüngsten Chip-Technologien aufbauen können wie TSMC, heißt es. Und das gelte sowohl für 2 nm wie für die bereits angelaufene 3-nm-Fertigung. „Unsere Serienfertigung mit 3-Nanometer-Technologie ist die erste in der Halbleiter-Industrie, die hohe Volumina mit guter Ausbeute verbindet,“ sagte C.C. Wei, der CEO von TSMC, bei der Ankündigung der neuen Details. (me)
:quality(80)/p7i.vogel.de/wcms/27/c0/27c0300cc34322cfc9dcd3e4c9e60008/0104852040.jpeg)
CMOS-Prozesstechnik
TSMC startet Entwicklung von 1,4-Nanometer-Chips
:quality(80)/p7i.vogel.de/wcms/83/13/8313562301d16a4f35e2aaebb6824fb0/0108771978.jpeg)
Stärkung der japanischen Chipindustrie
Ziel 2-nm-Halbleiter: Imec und Rapidus kooperieren
:quality(80)/p7i.vogel.de/wcms/5e/a7/5ea701db443ba6afeec342ffb8eeb9d2/0105713031.jpeg)
CMOS-Prozesstechnik
1 nm im Blick: Hochtechnologie für tiefe Kontakte auf Nano-Chipstrukturen
(ID:49437552)