Wafer-zu-Wafer-Hybridbonding Imec und EVG demonstrieren hochpräzises Hybridbonding mit 200-nm-Pitch

Von Sebastian Gerstl 1 min Lesedauer

Anbieter zum Thema

Imec und die EV Group haben auf der IEEE Electronic Components and Technology Conference 2026 eine Wafer-zu-Wafer-Hybridbonding-Technologie mit einem Pad-Abstand von 200 nm für Kupferverbindungen vorgestellt. Die Technik zielt auf künftige 3D-Stacks aus Logik- und Speicherlagen.

Bild 1: Beispiel für eine mögliche Aufteilung eines SoC gemäß dem CMOS-2.0-Skalierungsparadigma von Imec. Das belgische Forschungsinstitut und Imec hast zusammen mit der EV Group Wafer-zu-Wafer-Hybridbonding mit 200 nm Pad-Abstand demonstriert.(Bild:  Imec)
Bild 1: Beispiel für eine mögliche Aufteilung eines SoC gemäß dem CMOS-2.0-Skalierungsparadigma von Imec. Das belgische Forschungsinstitut und Imec hast zusammen mit der EV Group Wafer-zu-Wafer-Hybridbonding mit 200 nm Pad-Abstand demonstriert.
(Bild: Imec)

Demonstriert wurde der Prozess auf einem Testträger mit routbaren Verbindungen. Die Entwicklung richtet sich an künftige 3D-integrierte Halbleiterarchitekturen. Im Fokus stehen vor allem Stacks aus Logik-zu-Logik- sowie Speicher-zu-Logik-Ebenen, die deutlich höhere Verbindungsdichten benötigen als heutige Aufbau- und Verbindungstechniken.

Imecs CMOS-2.0-Konzept sieht vor, ein System-on-Chip in mehrere funktionale Ebenen aufzuteilen und diese über 3D-Verbindungstechnologien wieder zusammenzuführen. Für solche Architekturen ist ein sehr kleiner Interconnect-Pitch eine zentrale Voraussetzung.

Bildergalerie

Nach Angaben von Zsolt Tokei, Imec-Fellow und Programmdirektor für 3D-Systemintegration, wurde das Ergebnis beim Fine-Pitch-Hybridbonding durch die gemeinsame Optimierung aller kritischen Elemente des Hybridbonding-Prozessablaufs von Imec erzielt. „Dazu gehören unter anderem die Verwendung von SiCN als dielektrisches Material und ein chemisch-mechanischer Polierschritt (CMP) vor dem Bonden,“ so Tokei. „Letzterer wurde auf eine hohe Gleichmäßigkeit über den gesamten Wafer hinweg optimiert, um extrem ebene dielektrische Oberflächen zu erzeugen und gleichzeitig eine kontrollierte Vertiefung von wenigen Nanometern für die Cu-Pads zu erzielen. Die hohe Überlagerungsgenauigkeit und -kontrolle, die durch das Wafer-Bonding-Tool von EVG ermöglicht wurde, wurde zusätzlich durch ein verbessertes Cu-Pad-Design und durch lithografische Korrekturen vor dem Bonden unterstützt.“

Prozessoptimierung für feine Interconnects

In der gezeigten Studie wurden vier Schichten routbarer Verbindungen auf jedem der beiden 300-mm-Wafer vor dem Bonden vorbereitet. Nach dem Bonden erreichten die Cu-Pads laut Imec über alle Chips des Wafers hinweg einen Pad-zu-Pad-Overlay-Vektor von unter 40 nm. Die Waferbonding-Anlage GEMINI FB von EVG wurde für das Hybrid- und Fusionsbonden eingesetzt. Nach Angaben der Partner war die Overlay-Kontrolle ein wesentlicher Faktor, um die elektrische Ausbeute bei feinen Pad-Abständen zu unterstützen.

Imec und EVG wollen die Roadmap für Wafer-zu-Wafer-Hybridbonding weiter in Richtung Interconnect-Pitches unterhalb von 200 nm entwickeln. Dafür sind zusätzliche Verbesserungen bei Overlay-Genauigkeit, Oberflächenplanarität und Prozessstabilität erforderlich. (sg)

(ID:50858037)

Jetzt Newsletter abonnieren

Verpassen Sie nicht unsere besten Inhalte

Mit Klick auf „Newsletter abonnieren“ erkläre ich mich mit der Verarbeitung und Nutzung meiner Daten gemäß Einwilligungserklärung (bitte aufklappen für Details) einverstanden und akzeptiere die Nutzungsbedingungen. Weitere Informationen finde ich in unserer Datenschutzerklärung. Die Einwilligungserklärung bezieht sich u. a. auf die Zusendung von redaktionellen Newslettern per E-Mail und auf den Datenabgleich zu Marketingzwecken mit ausgewählten Werbepartnern (z. B. LinkedIn, Google, Meta).

Aufklappen für Details zu Ihrer Einwilligung