Chiparchitektur unter US-Sanktionen Huawei bringt den „gefalteten Chip“ in Serie

Anbieter zum Thema

ET System electronic GmbH

MES Electronic Connect GmbH & Co. KG

ROHM Semiconductor GmbH

Weil modernste Lithografietechnik für Huawei nicht verfügbar ist, setzt der Konzern beim Kirin 9050 Pro auf vertikale Integration. Rund 50 Millionen Verbindungen koppeln zwei Logiklagen direkt miteinander – mit deutlich kürzeren Signalwegen und laut Huawei erheblichen Effizienzgewinnen.

Huawei bringt seinen „gefalteten Chip“ in Serie. Der chinesische Technologiekonzern hat am Dienstag, den 8. September 2026, in Guangzhou den Kirin 9050 Pro vorgestellt. Es ist der erste Serienchip, dessen Logikschaltungen gefaltet und in zwei Lagen übereinandergestapelt sind. Dahinter steckt eine Innovation im Chipdesign, die He Tingbo, die Chefin der Halbleitersparte von Huawei, erstmals im Mai 2026 in Shanghai vorgestellt hatte. Es ist die kreative Antwort Huaweis auf die US-Sanktionen, mit denen Washington den Chinesen die Entwicklung solch leistungsstarker Halbleiter eigentlich verwehren wollte.

Die Halbleiter-Chefin von Huawei nennt es das Tau-Skalierungsgesetz. Der griechische Buchstabe τ steht bei Ingenieuren für die Signallaufzeit. Anstatt Transistoren immer weiter zu verkleinern, um die Rechenleistung der Chips zu steigern, verkürzt Huawei die Signallaufzeit auf kritischen Chip-Pfaden. Das Prinzip ist einleuchtend. Kürzere Wege beschleunigen den Chip und sparen Energie. Denn moderne Chips verbrauchen den Großteil ihrer Energie für den Datentransport. Das Rechnen selbst kostet vergleichsweise wenig.

Nun hat Huawei dieses Prinzip mit der Bauweise „Logicfolding“ umgesetzt. Der Kirin 9050 Pro ist der erste Halbleiter, der diese neue Technik in Serie nutzt.

Chipdesign unter US-Sanktionen

Huawei faltet Chips; Huang bremst die Euphorie

Logicfolding entfaltet

Die Bauweise ist ein wenig schwerer zu erklären als das dahinterliegende Prinzip. Ein führender Chip-Architekt bei Huawei versucht es im Hintergrundgespräch mit ELEKTRONIKPRAXIS mit einem Vergleich aus der Welt der Architektur: „Sie haben ein Hochhaus, aber dann sind halt manchmal nur bestimmte Stockwerke miteinander verbunden, oder nur die Außenbereiche. Da müssen Sie dann viel laufen.“

Ein Chip besteht aus verschiedenen Bereichen wie Grafikeinheit, Prozessor und Speicher. Beim Rechnen müssen die Signale konstant zwischen ihnen hin- und herpendeln. Beim Logicfolding wird dieses Pendeln vereinfacht, indem die Bereiche erstmals direkt miteinander verbunden werden. „Jetzt habe ich zwei Stockwerke, die möchten direkt miteinander kommunizieren. Dann brauche ich einfach ein Loch zwischen den Stockwerken und dann können die im Prinzip direkt miteinander reden“, sagt der Experte von Huawei.

Natürlich ist das nur eine vereinfachte Darstellung eines technisch recht komplizierten Verfahrens. Ein „Loch“ wird streng genommen nirgends gebohrt. Huawei legt vielmehr beide Chiplagen mit ihren Oberseiten aufeinander. Die Techniker bei Huawei nennen es „Hybrid Bonding“. „Bisher hat man halt eine Unterseite auf die Oberseite gelegt und wir haben jetzt aber zwei Oberseiten direkt aufeinander gelegt“, sagt der Ingenieur. Zusammengefaltet, mit anderen Worten.

Zwei Wafer werden so aufeinandergepresst und langsam erhitzt, bis die Kupferkontakte beider Seiten miteinander verschmelzen. Diese Technik liege „näher am Schweißen als am Packaging“, schreibt He Tingbo in einem Aufsatz, den sie am 4. September 2026 auf dem chinesischen Preprint-Server ChinaXiv veröffentlicht hat. Der Kirin 9050 Pro hat Angaben von Huawei zufolge rund 50 Millionen vertikale Verbindungen im Abstand von 1,5 Mikrometern.

Eine Geschichte der Eigeninitiative

Hinter all den technischen Methoden und Zahlen verbirgt sich eine erstaunliche Geschichte von Resilienz und Eigeninitiative, die in der globalen Halbleiterindustrie ihresgleichen sucht. Als die US-Regierung unter Donald Trump im Mai 2019 die Sanktionen erließ, die Huawei direkt einschränkten und der Firma den Zugang zu amerikanischen Chips, zur Software für ihre Herstellung und zu modernen Lithografiemaschinen verwehrten, bezeichnete He Tingbo das in einem internen Brief an ihre Mitarbeiter als den „dunkelsten aller Tage“, schreibt die FT.

Seit der Bekanntgabe des Tau-Prinzips aber ist klar, dass Huawei einen Weg gefunden hat, auch ohne EUV-Maschinen von ASML und EDA-Software aus den USA ein erfolgreiches Stapeln von Hochleistungschips zu erreichen. Huaweis „großes Comeback“ teste die Grenzen der US-Chipkontrollen, titelte die Financial Times am 17. Juni dieses Jahres. Die 56-jährige He Tingbo höre in China seither auf den Spitznamen „Chip-Königin“, schrieb die FT. Das Time-Magazin hat sie jüngst in seine Liste der 100 einflussreichsten Menschen im KI-Bereich aufgenommen.

Ohne die besten Lithografiesysteme von ASML, die der niederländische Hersteller auf Druck aus den USA nicht nach China liefern darf, war chinesischen Chipherstellern die Fertigung von Strukturen unter sieben Nanometern verwehrt. Mit seiner innovativen Chip-Architektur hat Huawei aus dieser Not nun eine Tugend gemacht. „Wir können die Strukturen nicht so verkleinern, wie wir wollen. Also gehen wir in den dreidimensionalen Bereich und minimieren die Signalwege mit Logicfolding“, erklärt der Chip-Architekt von Huawei im Gespräch mit ELEKTRONIKPRAXIS. „Wir werden es schaffen, mit dieser Methode auch auf Chips mit Strukturgrößen von sieben Nanometern die Leistungseffizienz von Zwei- oder Drei-Nanometer-Chips zu erreichen“, sagt der Chip-Architekt.

Neuheit ohne Neuheit

Dass Chips gestapelt werden, ist nichts Neues. Neu sei eine konkrete Architektur, die das Tau-Prinzip auf die Chip- und Schaltungsebene übertrage, mithilfe neuer Designwerkzeuge, neuer Kühlung und eines neuen Betriebssystems, sagt der Chip-Architekt. Diese praktischen Innovationen seien die Voraussetzung dafür, dass die neuen Chips nicht nur im Labor funktionieren, sondern auch in Millionen von Smartphones.

Die anfängliche Skepsis vieler Kritiker, dass Logicfolding zu viel Wärme freisetzen könnte, scheint sich bislang nicht bewahrheitet zu haben. „Huawei's τ Chip Was Supposed to Melt?“ hat He Tingbo ihren Aufsatz überschrieben. „Auf einem Chip ist es, wie an einem Arbeitstag: Das Pendeln verbrennt den Großteil der Energie, nicht die Arbeit am Schreibtisch“, schrieb He Tingbo.

Die Kapazität der Metallleitungen bestimmt die Verlustleistung, nicht die Transistoren. Der Prozessor verbrauche den größten Teil seiner Energie „nicht mit Denken, sondern mit dem Pendeln“ der Signale, schrieb sie. „Vertikale Integration bedeutet nicht automatisch eine höhere thermische Belastung“, fasst Huawei diesen Sachverhalt in einer Presseerklärung vom Dienstag dieser Woche in einem Satz zusammen. Auf den gefalteten Pfaden des neuen Kirin-Chips sind die Leitungen um rund 20 Prozent kürzer, auf kritischen Pfaden sogar bis zu 70 Prozent. Die NPU liefert 29 TOPS mit 0,55 statt 0,85 Volt.

Der Ersatz relativ langer horizontaler Verbindungen durch kürzere vertikale Signalwege in dem neuen Huawei-Chip hat dazu geführt, dass seine Transistordichte gegenüber dem planaren Vorgänger von 155 auf 238 Millionen Transistoren pro Quadratmillimeter gestiegen ist.

Das sei ungefähr der Fortschritt, der zuvor im Verlauf von drei Jahren durch konventionelle geometrische Verfahren erzielt worden sei, heißt es bei Huawei. So gesehen macht das Tau-Prinzip da weiter, wo das Mooresche Gesetz der Miniaturisierung an seine Grenzen stößt. Bei gleicher Leistung sinke der Energieverbrauch im Kirin 9050 Pro im Vergleich mit seinem einlagigen Vorgänger, und zwar um 66 Prozent bei der NPU, um 58 Prozent bei der GPU und um 41 Prozent beim CPU-Performance-Core, schreibt Huawei. Im Hochleistungsmodus seien dennoch deutliche Leistungssteigerungen gegenüber dem Vorgängerchip von Huawei zu beobachten. Die NPU zum Beispiel erreiche 70 TOPS, 141 Prozent mehr als zuvor, hieß es.

Und der Yield?

Wer neue Technologien dieser Art in die Serienproduktion bringt, noch dazu unter hohem Zeitdruck, der kämpft normalerweise mit hohen Ausschussraten. Die „Yield Rates“ bei der Produktion des Kirin 9050 Pro verrät Huawei nicht. „Innerhalb der Firma ist das ein Geheimnis“, sagen Huawei-Mitarbeiter, wenn sie direkt danach gefragt werden. Der erste gefaltete Chip dieser Art kommt dennoch nicht zufällig in einem Smartphone auf den Markt und nicht in einem KI‑Beschleuniger. Das folgt einer altbekannten Logik aus der Elektronikindustrie. Ohne Massenmarkt gibt es keinen ausreichenden Cashflow. Ohne den wiederum gibt es keine Forschung und Entwicklung.

„Intel hatte einen Massenmarkt mit Serverchips, Nvidia mit Grafikkarten“, sagt der Chip-Architekt von Huawei. „Wir haben Smartphones.“ Das habe zusätzlich den Vorteil, dass man mit einem Produkt beginnen könne, bei dem Stromdichte und Kühlungsbedarf weniger kritisch seien. Man nenne das umgangssprachlich Pipe Cleaner, sagt der Chip-Ingenieur von Huawei über den Ersteinsatz von Logicfolding in einem High-End-Chip für Smartphones. „Aber das wird natürlich irgendwann auch in unsere anderen High-End-Chips kommen.“ Damit meint er unter anderem die Chips für Superpods.

Huawei arbeitet eigenen Angaben zufolge mit einer Roadmap, die über das Jahr 2030 hinausreicht. Beim Kirin 2027 liegt der Kontaktabstand nach Huaweis Angaben bereits bei einem Mikrometer, bei mehr als 100 Millionen vertikalen Verbindungen. Die CPU-Kerne sollen auf 5 Gigahertz und mehr getaktet werden. Um das volle Potenzial auszuschöpfen, dauere es He Tingbo zufolge noch drei bis fünf Jahre.

Trotz dieses nun sogar von der FT verbrieften „Comebacks“ bleibt man bei Huawei auffällig nüchtern. Gefragt, ob das Unternehmen aus Shenzhen dank der US-Sanktionen noch stärker geworden sei, antwortet der bereits zitierte Unternehmenssprecher diplomatisch. „Wir sind resilienter und unabhängiger geworden.“ Der Chip-Ingenieur arbeitet inzwischen daran, die neuen Chips auch nach Europa zu bringen. Sie seien eine gute Wahl, denn Europa könne nur durch eine Diversifizierung der Lieferkette resilient werden. Ein Ausschluss Chinas helfe dabei nicht. „Europa braucht unsere Chips. Das weiß Europa vielleicht noch nicht, aber wir sehen das sehr deutlich“, sagt der Chip-Architekt von Huawei. (sb)

(ID:50952461)