Halbleiterfertigung Wie China mit 3D-Packaging Sanktionen umgehen will

Anbieter zum Thema

Precoplat Präzisions Leiterplatten Technik GmbH

ROHM Semiconductor GmbH

N & H Technology GmbH

In China hat die Ära des 3D-Packaging begonnen. Neben politischen Gründen sind auch die Anforderungen moderner Geräte verantwortlich dafür, dass chinesische Firmen wie Huawei auf die Trendmethode setzen. 

3D-Packaging hat sich auch in der chinesischen Halbleiter-Industrie zum Trend entwickelt. Seit Apple für seinen M1 Ultra Chip diese Technologie von TSMC in Taiwan benutzt, gewinnt sie auch in der Volksrepublik China immer mehr Relevanz. „Flash, Packaging und NAND sind alle im Begriff, sich in Richtung 3D zu bewegen. Die Ära der 3D-Chips hat ganz still und leise begonnen“, schreibt das Halbleiter-Fachportal Bandaoti Hangye Guancha.

Eigene chinesische Techniken für 2,5D- und 3D-Designs

Entsprechend macht sich die Volksrepublik daran, auch auf diesem Technologiefeld Boden gutzumachen. Das chinesische Packaging-Unternehmen JCET (für Jiangsu Changjiang Electronics Tech Group) hat schon im vergangenen Juli eine Suite von „XDFOI“-Fan-Out-Lösungen für das 3D-Packaging vorgestellt. „Der Bedarf für kürzere vertikale Verbindungen erzwingt eine Verschiebung der Packaging-Technologie hin zu fortschrittlicheren 2.5D- und 3D-Designs,“ begründet JCET seine Entscheidung.

Die Methode erleichtere das kompakte Kombinieren von mehreren Chiplets, noch dazu ohne TSV und kostengünstiger als bei bisherigen Verfahren, heißt es bei JCET. „Das Mooresche-Gesetz verlangsamt sich“, sagt Choon Heung Lee, CTO bei JCET. „Heterogene Integration wird daher zu einer neuen Chance für das fortgeschrittene Packaging, weil damit die IO-Dichte und Rechenleistung innerhalb des Chipsets effektiv gesteigert werden kann.“

3D-Packaging steht in China noch am Anfang

Noch konkurrieren in der Packaging-Industrie mehr als 1000 verschiedene Verfahren, auch in China. Das 3D-Packaging steht in der Volksrepublik noch ganz am Anfang. Die neue XDFOI-Suite von JCET, die Package-Grössen von 44 x 44 mm ermöglicht, soll erst ab der zweiten Hälfte dieses Jahres in Serie produziert werden.

Doch Schritt für Schritt bereitet sich die chinesische Halbleiter-Industrie auf die neue Ära vor. Tongfu Microelectronics hat in seinem Werk in Nantong schon eine erste 2.5/3D-Produktionslinie für chemisch-mechanisches Polieren installiert. Die Verifikation habe begonnen, berichtete Bandaoti.

Auch dieses chinesische Unternehmen hofft, so künftig von dem bereits erkennbaren Trend hin zu 2.5D-Packaging für Chips in chinesischen Datenzentren und anderen fortgeschrittenen Anwendungen sowie von dem internationalen Trend hin zu 3D-Packaging für Chips in mobilen Endgeräten profitieren zu können.

Der chinesische Elektronikriese Huawei hat kürzlich ein neues Patent im Bereich Chip-Stacking und 3D-Packaging angemeldet. „Innovative Chip-Packaging- und Chiplet-Interconnect-Technologien sind – wie überhaupt das gesamte 3D-Packaging ein Weg für unser Unternehmen, mehr Transistoren in die SoCs zu bekommen und die Leistung zu bekommen, die wir für den Wettbewerb benötigen“, zitiert Digitimes einen Huawei-Manager in diesem Kontext.

US-Sanktionen erhöhen Druck auf Eigenentwicklungen

Huawei verknüpft mit seinen Entwicklungen im Bereich 3D-Packaging die Hoffnung, so einen Teil der US-Sanktionen umgehen zu können, die chinesischen Firmen derzeit den Zugang zu vielen fortgeschrittenen Halbleitern verwehren, etwa zum N5 von TSMC.

Huawei möchte ältere Nodes, die nicht unter die Sanktionen fallen, durch das neue 3D-Packaging und Flip-Chip-Integration zu leistungsfähigen Halbleitern kombinieren. Das 3D-Packaging soll also anstelle von extremer Miniaturisierung die Rechenleistung erhöhen.

Auch der chinesische Chiphersteller „Semiconductor Manufacturing International Corporation“ oder SMIC setze in ähnlicher Weise auf fortschrittliche Packaging- und Verbindungstechnologien, um US-Sanktionen zu umgehen, schreibt das Fachportal Technosports.

Abgesehen von politisch angeschobenen Erwägungen sind es aber außerdem die technischen Anforderungen moderner Geräte, die immer größere Datenvolumen auf immer kleinerem Raum prozessieren, die den Marsch in Richtung 3D-Packaging in Bewegung setzen – auch in China.

„Im Vergleich mit traditionellen Packaging-Methoden verspricht 3D-Packaging höhere Chip-Konnektivität und einen verringerten Energieverbrauch“, schreibt das Fachportal Bandaoti Hangye Guancha unter der Überschrift „3D-Packaging ist heiß."

CEA-Leti und Intel schließen Partnerschaft für 3D-Packaging

Coronawelle in China hält an

Lockdowns in China belasten europäische Firmen schwer

* * Henrik Bork ist Analyst bei Asia Waypoint, einem auf den asiatischen Markt fokussierten Beratungsunternehmen in Peking.

(ID:48409243)