Europäische Halbleiter-Entwicklung Technologiezentrum für Halbleiter-Messtechnik in Dresden gegründet

Anbieter zum Thema

Applied Materials

Fraunhofer-Institut fuer Photonische Mikrosysteme

Micro-Epsilon Messtechnik GmbH & Co. KG

SPEA GmbH Systeme f. professionelle Elektronik und Automation

ROHM Semiconductor GmbH

Applied Materials und das Fraunhofer IPMS gründen ein Technologiezentrum für Halbleiter-Messtechnik und Prozessanalyse im Silicon Saxony. Der Fokus liegt auf IoT-, Kommunikations-, Automotive-, Power- und Sensor-Chips, die extrem klein mit EUV- und High-NA EUV-Lithografie strukturiert werden.

Das Testzentrum in Sachsen soll modernste Metrologie-Systeme zur Verfügung stellen, mit denen Entwicklungsprojekte in der Halbleiterforschung mit Chipherstellern und Partnern in Europa vorangebracht werden, sagen die Partner IPMS und Applied Materials. Entwickelt werden neue Messmethoden, Algorithmen und Software; neue Messgeräte für ICAPS (Internet of things, Communications, Automotive, Power and Sensors) sollen erprobt werden.

Das Technologiezentrum, das am CNT (Center Nanoelectronic Technologies) des Fraunhofer IPMS in Dresden angesiedelt wird, will die US-Firma Applied Materials mit hochmodernen Elektronenstrahl-Metrologie-Geräten ausstatten, die von den Ingenieuren und F&E-Experten aus Kalifornien betreut werden.

Das Equipment umfasst auch das hochmoderne Metrologie-System VeritySEM 10. Dabei handelt es sich um ein spezielles Rasterelektronenmikroskop für Halbleiterchips, die mit EUV und High-NA EUV-Lithographiesystemen strukturiert werden. Chiphersteller nutzen diese sogenannten CD-SEMs (Rasterelektronenmikroskope für kritische Abmessungen), um Fotolack-Strukturen im Sub-Nanometer-Bereich zu charakterisieren. Mit Hilfe der Messungen wird der Lithografie- und der Ätzprozess kontunierlich justiert.

Chip-Prozesstechnik: Herausforderung Sub-Nanometer-Strukturen

Strukturen von modernen Halbleiterbauelementen zu messen, wird desto schwieriger, je dünner die Fotolacke bei EUV (extrem ultraviolette Strahlung) und insbesondere High-NA EUV (extrem ultraviolette Strahlung bei hoher numerischer Apertur = hoher Öffnungswinkel) sind. Um hochaufgelöste Bilder im Sub-Nanometer-Bereich zu erstellen, muss im Rasterelektronemmikroskop der Elektronenstrahl extrem präzise auf Bereiche der extrem kleinen Strukturen auf dem Fotolack gerichtet werden.

Auf atomarer Ebene tritt der Elektronenstrahl dabei mit den Fotolacken in Wechselwirkung. Ist die Energie des Strahls zu hoch, schrumpft der Fotolack, wodurch die Strukturen verzerrt werden und fehlerhafte Chips entstehen. Mit herkömmlichen Rasterelektronenmikroskopen lassen sich entsprechend kleine Strahlendurchmesser mit Energie, bei der keine signifikanten Wechselwirkungen mit dem High-NA-Fotolack auftreten, nicht erzeugen.

Applied ist hier ein Durchbruch gelungen: Das System bietet beides (extrem fokussierter Elektronenstrahl mit minimaler Energie) und zudem eine 2-fach bessere Auflösung als bisherige Geräte. Die Scanrate soll 30 Prozent höher sein, wodurch die Wechselwirkungen mit dem Fotolack weiter reduziert und vor allem der Durchsatz erhöht werden.

Von Europa in die Welt

Modernste Chipfertigung: Imec und ASML bauen Pilotlinie für neuste High-NA-EUV-Lithografie

Das System wird ebenfalls für Messungen in 3D-Strukturen, einschließlich Gate-All-Around (GAA)-Logiktransistoren und 3D-NAND-Speichern eingesetzt, wo im Rückstreumodus (BSE) eine hochaufgelöste Abbildung tiefer liegender Strukturen möglich ist. Bei GAA-Chips lässt sich ebenfalls der Epitaxieprozess charakterisieren. Für 3D-NAND-Speicher bietet das System laut Hersteller ein großes Sichtfeld und eine hohe Tiefenschärfe, wodurch stufenförmige Verbindungsstrukturen abgebildet und Ätzmittel-Rezepturen optimiert werden können.

„Das Fraunhofer IPMS und seine Partner werden vom Zugang zu den branchenführenden eBeam-Metrologie-Systemen von Applied profitieren", so Dr. Benjamin Uhlig-Lilienthal, Leiter des Geschäftsfelds Next Generation Computing am Fraunhofer IPMS. Der neue Technologie-Hub werde fortschrittliche Metrologie auf Wafer-Ebene in der industriellen CMOS-Fertigung ermöglichen, bei der Wafer direkt mit Halbleiterherstellern ausgetauscht werden können.

Zudem werden Lernzyklen und die Entwicklung neuer europäischer Chips beschleunigt, fügt James Robson, Corporate Vice President von Applied Materials Europe hinzu. Das in dieser Form einzigartige Kompetenzzentrum werde in der Lage sein, Prozesse auf zahlreichen Substraten und Wafer-Durchmessern zu testen und zu qualifizieren, die für Anwendungen in der europäischen Halbleiterlandschaft entscheidend seien. (kr)

Europa-Strategie im Überblick

Intels Mega-Fab in Magdeburg: Zahlen, Daten, Fakten

(ID:49618458)