Parasitäre Induktivitäten in SiC-Anwendungen minimieren

Anbieter zum Thema

EBV Elektronik GmbH & Co. KG

Würth Elektronik eiSos GmbH & Co. KG

Beta LAYOUT GmbH

Das Design der Kondensatorplatine für Six-Pack-SiC-Module

Das neue SiC-Power-Modul (Six-Pack-Konfiguration) mit 1,2 kV/50 A-SiC-MOSFET und SiC-Dioden bringt es auf deutlich höhere Schaltgeschwindigkeiten als Si-IGBTs, was allerdings zu einer spürbaren Schwingneigung (Ringing) führen kann. Das probate Mittel, dieses Ringing zu minimieren, besteht darin, die parasitären Induktivitäten auf ein Minimum zu reduzieren. Nachfolgend sind die empfohlenen Designschritte zur Minimierung dieser Induktivität in der Anordnung zum Messen der Double-Pulse-Schaltzeit beschrieben, mit der das dynamische Verhalten des SiC-Moduls charakterisiert wird.

Bildergalerie

Die traditionelle Six-Pack-Konfiguration mit zwei Gruppen von Anschlüssen für den Gleichspannungs-Zwischenkreis an der linken und rechten Seite werden hier durch drei Anschlüsse für die Ausgangsphasen (in der oberen Anschlussreihe) sowie sechs Gatetreiber-Anschlüsse (in der unteren Anschlussreihe) ergänzt (Bild 2). Das Six-Pack-Modul enthält sämtliche Halbleiterschalter und Dioden, die für einen dreiphasigen Wechselrichter benötigt werden.

Allerdings gibt es bei diesem Design zusätzliche Herausforderungen, die das Design einer entsprechenden, mit niedrigen Induktivitätswerten aufwartenden Kondensatorbatterie betreffen. Diese ist notwendig, um ein Optimum an Performance zu erzielen. Ein Aspekt, den es zu beachten gilt, sind die zwei Gruppen von Anschlüssen für den Gleichspannungs-Zwischenkreis.

Zum Minimieren der parasitären Induktivität müssen stets beide Anschlussgruppen verwendet werden. Von der Beschränkung auf eine Gruppe wird abgeraten, weil dies zu einer Asymmetrie zwischen den parasitären Induktivitäten der einzelnen Halbbrücken kommen kann. Außerdem sollte die Kondensatorbatterie für den Gleichspannungs-Zwischenkreis symmetrisch zur Mitte des Moduls angelegt werden. Insgesamt ist anzustreben, alle angeführten Methoden zur Minimierung der Induktivität zu nutzen.

Unter Berücksichtigung dieser Anforderungen wurde eine Double-Pulse-Testanordnung entwickelt. Eine genaue Betrachtung des Designs und Layouts dieser Anordnung bietet gute Einblicke darin, wie das Leiterplatten-Design optimiert werden muss, damit die Vorzüge des Moduls bestmöglich zum Tragen kommen.

Auf der Testplatine befinden sich eine Kondensatorbatterie, die Gate-Treiber und Diagnosefunktionen zum dynamischen Testen des SiC-MOSFET-Moduls. Während das Modul selbst an der Unterseite der Leiterplatte angebracht ist, befinden sich die übrigen Bauteile auf der Oberseite, da diese Konfiguration eine einfache Befestigung an einem Kühlkörper oder einem Hot Plate ermöglicht. Wie dem vereinfachten Schaltplan der Prüfplatine in Bild 3 zu entnehmen ist, sind die wichtigsten Bauelemente symmetrisch zur Mitte der Leiterplatte angeordnet.

Am Modul müssen beide Gruppen mit Anschlüssen für den Gleichspannungs-Zwischenkreis benutzt werden, um die Symmetrie der Verbindungen zur Kondensatorbatterie zu wahren. Letztere besteht aus zwei identischen, parallelgeschalteten Arrays in Reihe geschalteter Kondensatoren. In dieser Anwendung kommen das identische Layout und die gleichen Kondensatoren zum Einsatz, die in der Abhandlung über die Kondensatorbatterie für Halbbrücken-Schaltungen beschrieben wurden.

Um die Symmetrie der in den Gleichspannungs-Zwischenkreis fließenden Ströme zu gewährleisten, werden beide mithilfe entsprechender Stromabtastwiderstände überwacht (LINK-Anschlüsse am Modul). Beide Signale werden über gleich lange Koaxialkabel geführt, um für gleiche Signallaufzeiten zu sorgen. Sie werden außerdem im Oszilloskop addiert, damit sich die Messung auf den Gesamtstrom im Gleichspannungs-Zwischenkreis bezieht.

(ID:42357854)