Ohne High-NA-EUV-Anlagen von ASML TSMC plant Einführung von A12-Prozess für 2029

TSMC hat auf seinem North American Technology Symposium 2026 seine Fertigungsroadmap bis 2029 präzisiert. Neu angekündigt wurden die Knoten A13, A12 und N2U; zugleich ordnet das Unternehmen A16 nun dem Jahr 2027 zu, bezogen auf die Volumenfertigung.

Auffällig ist die klarere Trennung nach Einsatzfeldern. Für Smartphones und klassische Client-Produkte setzt TSMC auf eine jährliche Folge kompatibler oder inkrementeller Ausbaustufen, während für KI- und HPC-Anwendungen größere Technologiesprünge in einem zweijährigen Rhythmus vorgesehen sind.

In dieses Schema passt auch A16. Der Knoten gilt laut Management zwar ab 2026 als produktionsbereit, der tatsächliche Ramp in die Volumenfertigung wird aber erst 2027 erwartet; parallel bleibt N2X als leistungsoptimierte Variante mit klassischer Frontside-Stromversorgung im Portfolio.

A13 und N2U als kompatible Ausbaustufen

A13 ist als optischer Shrink von A14 angelegt und soll 2029 in Produktion gehen. TSMC nennt rund 6 Prozent Flächeneinsparung bei voller elektrischer und regelbasierter Kompatibilität zu A14, was den Umstieg mit geringem Redesign-Aufwand ermöglichen soll.

Mit N2U erweitert TSMC die N2-Familie 2028 um eine weitere Ausbaustufe. Genannt werden je nach Zielsetzung 3 bis 4 Prozent mehr Leistung bei gleichem Energiebedarf oder 8 bis 10 Prozent weniger Leistungsaufnahme bei gleicher Geschwindigkeit sowie 2 bis 3 Prozent mehr Logikdichte; die Kompatibilität zu N2P-IP bleibt erhalten.

Für A12 und A13 sieht TSMC bis 2029 nach eigener Darstellung keinen Bedarf für High-NA-EUV. Das deutet darauf hin, dass das Unternehmen weitere Skalierungsschritte zunächst mit bestehender EUV-Technik, Design-Technology Co-Optimization und Plattformderivaten absichern will, statt früh auf die nächste Lithografie-Generation zu wechseln.

Mehr Plattformbreite rund um KI-Systeme

Im Rechenzentrumsumfeld kombiniert TSMC neue Logikknoten mit erweiterter Stromversorgung und Packaging. A12, das ebenfalls für 2029 geplant ist, führt die Backside-Power-Delivery-Strategie mit Super Power Rail fort und ist als nächste Ausbaustufe oberhalb von A16 für KI- und HPC-Workloads positioniert.

Parallel vergrößert TSMC die Integrationsmöglichkeiten im Advanced Packaging. CoWoS wird bereits in einer 5,5-Reticle-Ausführung gefertigt; für 2028 ist eine 14-Reticle-Version angekündigt, die ungefähr zehn große Compute-Dies und 20 HBM-Stacks in einem Paket zusammenführen soll, gefolgt von noch größeren Formaten ab 2029.

Auch bei 3D-Integration und Photonik baut das Unternehmen die Plattform aus. A14-zu-A14-SoIC soll ab 2029 verfügbar sein und eine um den Faktor 1,8 höhere Die-to-Die-I/O-Dichte als N2-zu-N2-SoIC bieten; COUPE on substrate soll ab 2026 als Co-Packaged-Optics-Lösung in Produktion gehen und ist auf kurze, energieeffiziente Datenwege in KI-Systemen ausgerichtet.

Automotive und Spezialprozesse

Für den Automotive-Bereich kündigt TSMC mit N2A den ersten Automotive-Prozess mit Nanosheet-Transistoren an. Gegenüber N3A stellt das Unternehmen bei gleicher Leistungsaufnahme einen Geschwindigkeitsgewinn von 15 bis 20 Prozent in Aussicht; die AEC-Q100-Qualifikation soll 2028 abgeschlossen werden.

Ergänzend will TSMC sogenannte Auto-Use-Design-Kits schon innerhalb des N2P-PDK bereitstellen, damit Entwickler vor Abschluss der N2A-Qualifikation mit der Auslegung beginnen können. Gleichzeitig startet N3A 2026 in die Produktion; laut Unternehmen sind auf Basis des früheren Auto-Early-Programms bereits mehr als zehn Produkte geplant.

Bei Spezialtechnologien nennt TSMC außerdem N16HV für Display-Treiber ab 2026. Der Prozess soll Hochvolt-Funktionen in die FinFET-Generation bringen und laut den vorgestellten Daten bei Smartphone-Display-Treibern gegenüber N28HV rund 41 Prozent höhere Gate-Dichte sowie 35 Prozent weniger Leistungsaufnahme ermöglichen; für Near-Eye-Displays werden kleinere Dies und geringerer Energiebedarf in Aussicht gestellt.(sg)

(ID:50825447)