Neues Zeitalter für elektronische Test- und Messmethoden

Anbieter zum Thema

Heitec AG

Keysight Technologies Deutschland GmbH

congatec GmbH

ASSET InterTech.

Darüber hinaus verstärken die neuen Multi-Die-3D-Chipgehäusetechniken wie SiP (System-In-Package), PoP (Package-On-Package) und andere nur noch die Schwierigkeiten, die sich den Ingenieuren bei Validierung, Tests und Debugging auf der Chip-Ebene stellen.

Ältere kontaktgebundene Technologien wie ICT-Systeme (In-Circuit Test) nutzen eine Testanordnung, bei der eine Sonde verwendet wird. Die Sonden werden an Testpads auf der Leiterplatte (Prüfling) angelegt, um Testsignale mitzuverfolgen (Bild 1).

Bestückungsdichte auf Leiterplatten nimmt stetig zu

Das Verschwinden von Anlegepunkten für Sonden ist eine der größten Schwierigkeiten für ältere, kontaktgebundene Testgeräte. Viele Leiterplatten sind mittlerweile so dicht bestückt, dass der Platz, der früher Testpunkte vorbehalten war, einfach nicht mehr vorhanden ist. Zudem werden jetzt viele Boards im Mehrschichtverfahren gefertigt, wodurch der direkte Zugang zu den Leiterbahnen auf den inneren Schichten praktisch vollkommen versperrt ist. Darüber hinaus wurden bei Komponentengehäuse in Chipgröße wie bei BGAs die Bausteinpins, die früher das Anlegen einer Testsonde ermöglicht haben, mit Lötverbindungen unter dem Die ersetzt, die nicht mit einer Sonde getestet werden können.

Im Laufe der Jahre sind die Geschwindigkeiten von I/O-Bussen auf Leiterplatten beständig gestiegen (Tabelle 1).

Tool-Techniken für Embedded-Instrumentierung

Verschiedene softwarebasierte, berührungslose Techniken, die ohne Sonden auskommen, können die Basis für Tools bieten, die von Embedded-Instrumentierung profitieren. Dazu zählen Boundary-Scan (basierend auf dem IEEE 1149.1 und oft als JTAG bezeichnet), PCT-Tests (Processor-Controlled Test), bestimmte Instrumentierungstechniken für Highspeed-I/O-Busse sowie Techniken, die Instrumente auf Chip-Ebene ansteuern.

(ID:23795960)