Speicherbausteine validieren Die besonderen Eigenheiten von DDR5-Speicher

Anbieter zum Thema

MicroConsult Microelectronics Consulting & Training GmbH

NetModule AG

Keysight Technologies Deutschland GmbH

Mit dem Wechsel von DDR4 auf DDR5 verbessert sich nicht nur die Speichergeschwindigkeit und die Energieeffizienz. Jetzt sind Techniken möglich, um die Daten nahezu sofort verarbeiten zu können. Was die höheren Geschwindigkeiten für den Test der Bausteine bedeuten.

Für eine schnellere Datenverarbeitung ist schnellerer Speicher notwendig. DDR-SDRAM (Double Data Rate Synchronous Dynamic Random-Access Memory) ermöglicht es einem Computer, mit den Daten im Speicher zu arbeiten. DDR-Speicher wird nicht nur in Servern, Workstations und Desktop-PCs eingesetzt, sondern auch in Unterhaltungselektronik, Automobilen und anderen Systemen. Dank DDR-SDRAM lassen sich Daten in Anwendungen mit hoher Geschwindigkeit berechnen. Der DDR-Standard stellt sicher, dass alle Speicheranbieter beim Lesen und Schreiben in den Speicher das gleiche Qualitäts- und Geschwindigkeitsniveau einhalten.

Jede neue Generation des DDR-Standards, der vom JEDEC (Joint Electron Device Engineering Council) festgelegt wird, bietet erhebliche Verbesserungen gegenüber der vorherigen Generation, einschließlich höherer Geschwindigkeiten, geringerem Platzbedarf, höherer Kapazität und verbesserter Energieeffizienz. DDR5 ist der aktuelle Standard und wurde im Jahr 2020 veröffentlicht. Die Entwickler sind bereits dabei, die hohen Datenübertragungsraten von bis zu 6.400 Megatransfers pro Sekunde (MT/s) zu nutzen. Das entspricht einer Verdopplung gegenüber der vorherigen Generation.

DDR verwaltet den Speicher schnell und effizient

DDR hat sich als schnellere und effizientere Art der Speicherverwaltung herausgestellt und bietet gleichzeitig einen universellen Standard für Chip-Entwickler und Gerätehersteller. Wie in Bild 1 dargestellt, besteht der DDR-Speicher aus einem Speicher-Controller, der Takt-, Adress- und Steuersignale überträgt, und einer Reihe von DRAM-Chips, die die Daten speichern. Bei einem Schreibvorgang sendet der Controller Daten und Strobe-Signale an den DRAM; bei einem Lesevorgang sendet der DRAM Daten und Strobe-Signale über die gleiche bidirektionale Leitung zurück. DDR SDRAM wurde in den späten 1990er-Jahren zum Standard und ist seitdem mehrfach verbessert worden.

Vor der Einführung des DDR-Standards lagen die Höchstgeschwindigkeiten für Speicher bei 100 MT/s. Die erste Generation des DDR-Standards steigerte die Datenübertragungsrate auf 200 bis 400 MT/s. In der Regel verdoppelte jede nachfolgende Generation die Bitrate ihres Vorgängers. Die Standards DDR1 bis DDR3 stießen zunehmend auf Probleme mit der Signalintegrität, als die Datenbitraten erreicht wurden. Parallel dazu entwickelte die JEDEC verwandte Spezifikationen. Sie waren für mobile Anwendungen, Low-Power DDR (LPDDR) und Computergrafik (GDDR) optimiert.

Bei DDR4 verursachten die Geschwindigkeiten bis 3.200 MT/s Probleme mit der Bitfehlerrate. Die höheren Geschwindigkeiten erschwerten das Design und die Validierung, da die Signalintegrität eine noch höhere Priorität erhielt. Während die Takt- und Strobe-Signale differenziell sind und Rauschen unterdrücken, sind die anderen Signale unsymmetrisch, einschließlich des bidirektionalen Datensignals zwischen dem Controller und dem DRAM-Chip. Das macht sie anfällig für Rauschen, Übersprechen und Störungen.

Höhere Geschwindigkeiten bei der Übertragung und mögliche Probleme

Schnellere DDR-Bitraten sind durch die gleichzeitige Übertragung von mehr Bits möglich. Im Gegensatz zu vielen modernen Kommunikationsprotokollen handelt es sich bei DDR um einen parallelen und nicht um einen seriellen Bus. Es ist jedoch unrealistisch und teuer, die Anzahl der Pins auf einem Baustein über eine bestimmte Anzahl hinaus zu erhöhen, da sowohl der Chip als auch das Gehäuse wachsen müssten, um die zusätzlichen Kanäle zu unterstützen. Die Anzahl der Pins bei Speicherbausteinen ist in früheren Generationen gestiegen, hat sich aber inzwischen eingependelt: DDR5 hat die gleiche Anzahl von Pins wie DDR4. Die Methode der Wahl zur Erhöhung der Speicher-Bitraten für Bausteine der nächsten Generation ist jetzt allein die höhere Signalgeschwindigkeit.

Höhere Übertragungsgeschwindigkeiten können zu Problemen mit der Bitfehlerrate führen. DRAM-Prozesse sind geschwindigkeitshemmend, da die Datenbits in geladenen Kondensatoren gespeichert werden. Kanal- und Verbindungseffekte können bei Signalen, die mit hoher Geschwindigkeit arbeiten, zu Intersymbol-Interferenzen (ISI) führen. Das zeigt sich auf einem Oszilloskop als geschlossenes Augendiagramm, das sich mit steigender Bitrate über 3.600 MT/s immer mehr schließt. Hohe Bitfehlerraten machen sich dadurch bemerkbar, dass der Empfänger die Symbole mit einer solchen Verzerrung im Signal nicht auflösen kann. Mit anderen Worten, die Datenbits werden bei hohen Geschwindigkeiten ununterscheidbar (Bild 2).

Um die Signalintegrität zu wahren, verwendet DDR5 die Decision Feedback Equalization (DFE). Damit lassen sich Signalverzerrungen kompensieren und das Augendiagramm öffnet sich wieder. Anders als bei der seriellen Hochgeschwindigkeitskommunikation, bei der die Entzerrung zu einem ähnlichen Zweck eingesetzt wird, findet die Entzerrung bei DDR5 sowohl auf der Seite des DDR-Controllers als auch innerhalb des DRAM-Die statt. Dieses Element war bei DDR4 nicht vorhanden. Aufgrund möglicher Kapazitätsprobleme befindet sich der PHY außerhalb des DRAM-Speicherzellen-Arrays. Bild 3 zeigt ein Blockdiagramm, um zu verdeutlichen, wo diese Elemente in einem DDR5-Speichersystem angeordnet sind.

Speichergeschwindigkeiten von 6.000 MT/s und mehr sind möglich

Entwickler müssen bei jedem Schritt des DDR-Speicherzyklus die erhöhten Anforderungen von DDR5 berücksichtigen. Simulation, Design und Validierung von Bauelementen erfordern, dass Sender, Empfänger und Kanal optimiert werden und die Daten zuverlässig übertragen werden. Zu berücksichtigen ist eine erhöhte Design-Komplexität und geringere Timing-Spannen, die sich aus den Anforderungen an die höhere Bitrate ergeben. Entwickler von Bauelementen-, Leiterplatten- und Systemtests sollten die zunehmenden ISI- und Signalintegritätsprobleme im Auge behalten, insbesondere bei der Fehlersuche in DDR-Systemen. Die Fehlersuche wird durch den Equalizer auf dem Datenpfad zusätzlich erschwert.

Letztlich muss der Baustein auf Konformität mit dem JEDEC DDR5-Standard getestet werden, um die Interoperabilität mit anderen Speicherkomponenten zu gewährleisten. All dieser Aufwand und diese Komplexität gipfeln in einem ausgefeilteren, schnelleren Speicherübertragungssystem, das Speichergeschwindigkeiten von 6.000 MT/s und mehr ermöglicht und gleichzeitig eine niedrige Bitfehlerrate beibehält.

Der Standard DDR5 und der Hunger nach größeren Speicher

Die Verbreitung von DDR5 befindet sich noch in der Anfangsphase. Die JEDEC hat die Norm im Juli 2020 veröffentlicht. Anfang 2022 wurde die erste CPU-Plattform veröffentlicht, die DDR5 unterstützt. Diese Plattform unterstützt jedoch noch DDR4, sodass es noch einige Zeit dauern könnte, bis die Branche DDR5 als De-facto-Speicherstandard akzeptiert und die Speichersysteme vollständig auf den neuen Standard umstellt.

In den nächsten Jahren werden immer mehr PCs, Server und Embedded-Systeme die Vorteile der höheren Geschwindigkeit, des geringeren Stromverbrauchs und der größeren Speicherkapazität von DDR5 nutzen. Dadurch werden sich viele neue Möglichkeiten für Hochgeschwindigkeitsnetzwerke und Datenverarbeitung eröffnen.

Internet of Things (IoT) und autonome Fahrzeuge (Vehicle-to-Everything, V2X) sind nur zwei der vielen technischen Entwicklungen, die durch 5G und 400-Gigabit-Ethernet ermöglicht werden und Milliarden neuer Geräte mit Cloud-Diensten verbinden werden. Die Datenspeicherinfrastruktur, die für die Verarbeitung der anfallenden Daten erforderlich ist, wird einen schnelleren und effizienteren Speicher benötigen. Die Ausrüstung von Servern mit DDR5 wird neben der schnellen, kabellosen Kommunikation ein wichtiger Schritt sein, um schnellere Speicher zu ermöglichen. Aber wird DDR5 schnell genug sein, wenn die Anwendungen Realität werden?

DDR6 wird künftig die Datenrate von DDR5 verdoppeln

DDR5 wird noch ausgerollt, aber JEDEC und die ersten Anwender erwarten bereits die nächste Generation. DDR6 wird wahrscheinlich die maximale Bitrate seines Vorgängers verdoppeln, wie es alle vorherigen DDR-Generationen getan haben. Ein Speicherhersteller gab Ende 2021 bekannt, dass er zusammen mit JEDEC mit der Entwicklung von DDR6 begonnen hat und dass der Standard Geschwindigkeiten von mehr als 12.000 MT/s erreichen könnte, während die Speicherkapazität vervierfacht wird.

In Anbetracht der zuvor erörterten Probleme mit den hohen Geschwindigkeiten sind weitere technische Entwicklungen notwendig, um das Bitratenziel zu erreichen und das Signal erfolgreich schneller zu übertragen, ohne dass es zu erheblichen, datenverändernden Verzerrungen kommt.

Dabei könnte sich DDR6 an Standards wie Wi-Fi und Ethernet orientieren, indem es die Signalisierung mit Puls-Amplituden-Modulation (PAM) oder sogar Quadratur-Amplituden-Modulation (QAM) verwendet. DDR5 hat bereits den Präzedenzfall für die Erweiterung des Standards um mehr Datenverarbeitung geschaffen. Bei künftigen Generationen könnten komplexere Signalisierungsmethoden verwendet werden, um die Bitrate weiter zu erhöhen.

Kompliziertere Eigenart des DDR5-Standards

Nach dem Shannon-Hartley-Theorem, das die über einen bestimmten Kanal maximal mögliche Bitrate angibt, werden bei DDR4 derzeit nur etwa 10 Prozent der Kapazität der Verbindungsleitungen eines DIMM genutzt. Die Hauptaufgabe der JEDEC-Ingenieure besteht darin, die restlichen 90 Prozent bis DDR6 zu erschließen, ohne dass Datenbits durch Verzerrungen verloren gehen.

Doch bis DDR6 Realität wird, werden die Entwickler sich weiter mit der Umstellung von DDR4 auf den neuen Standard DDR5 befassen. Die Anpassung von Produkten an aktualisierte Standards benötigt Zeit. Die etwas kompliziertere Eigenart des DDR5-Standards, einschließlich der Aufnahme der Entzerrung in die Spezifikation, bedeutet, dass Simulation, Design, Validierung und Konformitätstests schwieriger werden und der Spielraum für Fehler noch geringer ist. Doch für viele Entwickler sind die höheren Bitraten die Änderungen wert.

* Ben Miller ist Product Marketing Manager bei Keysight Technologies.

(ID:48653641)