Neue Technologien TSMC stellt N2-Prozess mit Nanosheet-Transistoren vor

Von Maria Beyer-Fistrich

Anbieter zum Thema

TSMC hat auf dem jährlichen Technologiesymposium in Santa Clara, Nordamerika erstmals seinen N2-Prozess für die nächste Generation vorgestellt. Die Produktion soll ab 2025 anlaufen und wie bereits angekündigt auf Nanosheets setzen.

Mit neuen Technologien und Fertigungsprozessen will TSMC die enorm gestiegene Chip-Nachfrage befriedigen.
Mit neuen Technologien und Fertigungsprozessen will TSMC die enorm gestiegene Chip-Nachfrage befriedigen.
(Bild: TSMC)

TSMC hat auf dem jährlichen Technologiesymposium in Santa Clara, Nordamerika erstmals seinen N2-Prozess für die nächste Generation vorgestellt. Die Produktion soll ab 2025 anlaufen und wie bereits angekündigt auf Nanosheets setzen.

Die Nanosheet-Technologie wird neben einer Energieersparnis von bis zu 30 Prozent laut TSMC etwa 10 bis 15 Prozent mehr Leistung bringen. Neben dem N2-Prozess hat TSMC aber noch weitere Technologien vorgestellt.

Bildergalerie

Wie etwa Finflex für N3 und N3E. Die N3-Technologie, mit der Kunden sich individuell SoC-Design erstellen, soll noch in diesem Jahr 2022 in die Serienproduktion gehen.

Das System soll dank flexibler Konfigurationen individuell an alle Bedürfnisse anpassbar sein, um so die gewünschten Leistungs-, Energie- und Flächenziele zu erfüllen.

Außerdem kündigte TSMC eine Erweiterung der Ultra-Low-Power-Plattform an. Aufbauend auf dem Erfolg der N12e-Technologie, die auf dem Technologiesymposium 2020 angekündigt wurde, entwickelt TSMC N6e Prozesstechnologie, die die für Edge-KI- und IoT-Geräte erforderliche Rechenleistung und Energieeffizienz bieten soll. N6e basiert auf dem 7nm-Prozess von TSMC und soll eine dreimal höhere Logikdichte als N12e aufweisen.

Der neue N6e wird Teil der Ultra-Low-Power-Plattform von TSMC sein, einem umfassenden Portfolio von Logik-, HF-, Analog-, Speicher- und Power-Management-IC-Lösungen, die auf Anwendungen in der Edge-KI und im Internet der Dinge ausgerichtet sind.

TSMC stellte auf dem Symposium zudem zwei Kundenanwendungen für die SoIC-Chipstacking-Lösung vor: eine SoIC-basierte CPU, die die Chip-on-Wafer (CoW)-Technologie nutzt und eine intelligente Verarbeitungseinheit, die mit der Wafer-on-Wafer (WoW)-Technologie auf einem Deep-Trench-Kondensator gestackt wird.

TSMC erklärte, dass mit den N7-Chips in der Produktion für CoW und WoW die Unterstützung für die N5-Technologie für 2023 geplant ist. Und um die Kundennachfrage nach SoIC und anderen TSMC 3DFabric-Systemintegrationsdiensten weiter zu befriedigen, soll die erste vollautomatische 3DFabric-Fabrik in der zweiten Hälfte des Jahres 2022 die Produktion aufnehmen.

Die vollautomatische 3DFabric-Fabrik befindet sich in Chunan im Norden Taiwans.

Wie TSMC-CEO CC Wei im Juni 2021 bekannt gab, plant das Unternehmen, bis Ende 2022 fünf Fabriken für seine 3DFabric-Packaging-Lösungen zu errichten.

„Wir leben in einer sich rasant verändernden, überladenen, digitalen Welt, in der die Nachfrage nach Rechenleistung und Energieeffizienz schneller wächst als je zuvor, was für die Halbleiterindustrie nie dagewesene Chancen und Herausforderungen mit sich bringt“, sagte Dr. C.C. Wei, CEO von TSMC.

„Die Innovationen, die wir auf unseren Technologie-Symposien vorstellen, zeigen die Technologieführerschaft von TSMC und unser Engagement, unsere Kunden in dieser spannenden Zeit der Transformation und des Wachstums zu unterstützen.“ Kürzlich kündigte TSMC übrigens eine weitere Preiserhöhung für Chips an. Die fällt mit sechs Prozent jedoch weniger stark aus als erwartet. //MBF

(ID:48419244)

Jetzt Newsletter abonnieren

Verpassen Sie nicht unsere besten Inhalte

Mit Klick auf „Newsletter abonnieren“ erkläre ich mich mit der Verarbeitung und Nutzung meiner Daten gemäß Einwilligungserklärung (bitte aufklappen für Details) einverstanden und akzeptiere die Nutzungsbedingungen. Weitere Informationen finde ich in unserer Datenschutzerklärung.

Aufklappen für Details zu Ihrer Einwilligung