Bildergalerien

Wafer in Nahansicht: Die Tage, in die Transistorendichte allein durch die Skalierung ihrer Größe und Verkleinerung der planaren Abstände zueinander erreicht wird, sind laut der Semiconductor Industry Association (SIA) gezählt. Die Optmimierung der Transistorenzahl auf Halbleitern soll ab 2021 in erster Linie von neuen Technologien wie 3-D-Integration abhängig sein. (Bild: Intel)
Trendreport für Halbleiter

3-D-Integration wird Strukturminiaturisierung nach Moore bis 2021 ablösen

Das Moore'sche Gesetz im klassischen Sinn ist bis spätestens 2021 tot. Zu diesem Ergebnis kommt die aktuelle Technology Roadmap der Semiconductor Industry Association SIA, die einen Ausblick der Entwicklung von Halbleitern bis ins Jahr 2030 wagt. Die klassische 2-D-Skalierung von Transistoren soll demnach innerhalb der nächsten sechs Jahre von neuen Integrationsprozessen abgelöst werden.

Weiterlesen