Samsung kündigt für 2023 Chips im 3nm-Verfahren an

Anbieter zum Thema

MicroConsult Microelectronics Consulting & Training GmbH

ROHM Semiconductor GmbH

Syslogic GmbH

Samsung Semiconductor Europe GmbH

Samsung möchte in der Chipherstellung die Grenzen des physikalisch möglichen endgültig ausloten: Auf dem hauseigenen Foundry Forum in Seoul wurden Pläne für die Fertigung von Chips in einem 3nm-Node-Verfahren auf Basis spezieller MBCFET-Transistoren bekannt gegeben. Zudem sollen noch 2018 erste 7nm-Chips in Serie erscheinen.

Samsung treibt seine im vergangenen Jahr enthüllte Foundry-Strategie eifrig voran. Angetrieben von einer strategischen Foundry-Zusammenarbeit mit ARM plant das Unternehmen, noch in diesem Jahr Chips auf Basis einer 7nm-FinFet-Prozesstechnologie in Serie zu produzieren, denen in rascher Abfolge bereits Chips mit 5nm Nodes folgen sollen.

Samsungs sogenannte 7LPP-Prozesstechnologie (7 Nanometer Low Power Plus) soll planmäßig in der zweiten Jahreshälfte 2018 für die Erstproduktion bereit sein. Hierfür nutzt das Unternehmen erstmals eine EUV-Lithografie-Prozesstechnik (Extreme Ultra Violet) für in Serie produzierte Halbleiter. Im Gegensatz etwa zur klassischen Immersionslithographie, die etwa Intel weiterhin auch für seine 10nm-FinFET-Prozesstechnologie nutzt, soll EUV für stabilere und weniger fehleranfällige Prozessknoten auch bei geringeren Strukturgrößen sorgen. Schlüssel-IPs für erste Chips auf 7LPP-Basis mit ARM-Prozessorkernen befinden sich laut Samsung derzeit in der Entwicklung und sollen voraussichtlich in der ersten Jahreshälfte 2019 fertig sein.

Auf Basis von modifizierten ARM Cortex-A76-Kernen soll es mit im 7LPP-Verfahren gefertigten Prozessoren möglich sein, problemlos über 3 GHz Rechenleistung zu bieten. Zu den Kunden für die Prozesstechnologie soll unter anderem Qualcomm zählen. Der fürs nächste Jahr angekündigte Smartphone-Prozessor Snapdragon 855 soll bereits das 7LPP-Verfahren verwenden. Wie die Abkürzung der Prozessortechnologie andeutet, sollen 7LPP-Chips bei gleicher oder besserer Leistung zugleich sparsamer im Energiebedarf sein.

Die 5LPE-Technologie (5 nm Low Power Early) von Samsung soll essentiell eine Verbesserte 7LPP-Version darstellen. Sie erlaubt demnach eine größere Flächenskalierung und bietet eine noch geringere Leistungsaufnahme (Ultra-Low Power). In der Roadmap ersetzt 5LPE die noch im vergangenen Jahr aufgeführte 6LPP-Node. Marktbeobachter vermuten allerdings, dass es sich hier nur um eine marketingstrategische Umbenennung der Technologie handeln dürfte, da 5 Nanometer besser wirkt als 6 Nanometer.

3nm soll sogenannte MBCFET-Transistoren nutzen

Mit 4LPE und 4LPP möchte Samsung bis zum Jahr 2020 das Verfahren wie bereits im Vorjahr angekündigt weiter verfeinern. Mit kleineren SRAM-Zellen und mehr Takt sollen die hierfür verwendeten FinFET-Transistoren bis aufs Optimum genutzt werden. Danach soll allerdings das Ende für die FinFET-Technologie kommen, wenn man den Ankündigungen des Chipherstellers Glauben schenken mag. Die Serienproduktion für 4 LPE soll bereits 2021, für LPP im Laufe des Jahres 2022 anlaufen.

Neu in der Roadmap hinzugekommen sind die Fertigungsverfahren 3GAAE (3 nm Gate All Around Early) und deren optimierte Version 3GAAP (3 nm Gate All Around Plus). Hier soll erstmals eine neue, spezialisierte Transistor-Technologie namens MBCFET (Multi Bridge Channel Fet) zum Einsatz kommen: Anders als bei bisherigen FinFET-Transistoren ist hier der leitende Kanal (Channel) ringsherum umschlossen, was mehrere Gates zwischen Drain und Source ermöglicht. Das Prinzip klingt ähnlich wie die Nanowire- oder Nanosheet-Transistor-Technologie, die etwa IBM für seine im vergangenen Jahr vorgestellten 5nm-Testchips verwendet hat. 3GAAE und 3GAAP sollen signifikant schnellere Transistoren ermöglichen. Laut Roadmap sollen die im 3nm-Node-Verfahren gefertigten Chips im Laufe des Jahres 2023 marktreif sein.

Erster erfolgreicher Tape-Out eines 3-Nanometer-Testchips

US Samsung Foundry Forum

Samsung stellt Foundry-Roadmap bis hinunter zu 4-nm-Prozessen vor

(ID:45385987)