Cortex®-M7, M4, M3, M1, M0: Arm® Cortex-M Architektur Training (Seminar)
Datum:
20.07.2026 - 23.07.2026
Veranstaltungsort:
München, MicroConsult Academy
Beschreibung:
MicroConsult Academy GmbH
Sie kennen die Cortex®-M7, M4, M3, M1, M0 Architektur und können Programme in Assembler und C erstellen. Sie können die Programme im Speicher platzieren und testen. Sie haben den perfekten Einstieg in die Entwicklung von Cortex®-M-basierenden Systemen.
Inhalt
Cortex®-M (Armv7-M, Armv6-M) Prozessor-Architektur
Register-Organisation, Special Purpose Register
Operation Modes (Handler/Thread, privileged/unprivileged)
Main Stack, Process Stack
Cortex™-M Pipelinekonzept
Cortex™-M Memory Map, System Control Block, Bit Banding
Überblick über die Arm Prozessor Cores
Cortex®-M, Cortex®-R, Cortex®-A
Arm7/9/10/11
Cortex®-M7, M4, M3, M1, M0 Instruction Set
Thumb-2 Instruction Set
Data Processing Instructions
Branch and Control Flow Instructions, Subroutines
Branch Table, If ... then Conditional Blocks
Data Access Instructions
Assembler-Direktiven
Exception und Interrupt Handling
Exception Model
Reset, NMI, Faults, SysTick, Debug, Supervisor Calls, External Interrupts
Tail Chaining, Late Arriving
Nested Vector Interrupt Controller (NVIC)
Interrupt Configuration and Status
Interrupt Prioritization, Priority Grouping
Reset Modes, Clock Generation, Power Management
Clock Generation
Resets und Cortex®-M Reset Modes
Power Management
System Timer
Memory Interface
Busschnittstellen für: AMBA 3 Bus, Instruction/Data Memories
Busschnittstellen für: System Interface, External Private Peripherals
Memory Protection Unit MPU für Embedded Systeme
Cache, Tightly Coupled Memory (TCM)
Embedded Core Debugging
Core und System Debugging
JTAG Debug Port
2-Pin Single Wire Debug Port
Trace Port Interface Unit
Embedded Trace Macro Cell
Embedded Software Development
Bibliotheksroutinen an die Hardware anpassen (Retargeting)
Code und Daten im Speicher platzieren (Scatter Loading)
Linker Description File
Processor Startup, Startup File
Tools: Arm, IAR, GNU
Effiziente C-Programmierung für die Cortex-Architektur
Compiler-Optimierung, Compiler-Optionen
Schnittstelle C - Assembler
Programmierrichtlinien für Cortex-Compiler
Lokale und globale Daten optimal verwenden
Tools: Arm, IAR, GNU
Hardwarenahe C Programmierung nach CMSIS
Cortex Mikrocontroller Software Interface Standard (CMSIS)
Softwarearchitektur für Embedded Systeme
Strukturierte Beschreibung von Peripherie
Zugriff auf Peripherie in C
C-Statements und deren Ausführung in Assembler
Floating Point Unit, Digital Signal Processing
Übungen mit der IAR Workbench, Atmel Studio 6 & ASF oder Keil µVision und den Arm RealView Tools
Übungen zu den wichtigsten Punkten der Cortex-M Architektur
Alle Programme werden auf einem Cortex-M-basierenden Evaluierungsboard getestet
Cortex®-M4: Freescale Kinetis Arm Cortex-M4 Mikrocontroller
Cortex®-M4: Atmel SAM4S EK2 Cortex-M4 Evaluation Kit
Cortex®-M4: Atmel SAM4S Xplained Cortex-M4 Evaluation Kit
Cortex®-M3: NXP LPC1700 Familie
STMicroelectronics STM32 Familie
Cortex®-M3: Spansion FM3 Familie
Cortex®-M4: Spansion FM4 Familie
Cortex®-M0: Nuvoton NuMicro™ Family
Auf Anfrage können auch weitere Tools eingesetzt werden
-----------------------------------------------------------------
GRATIS: Die Teilnehmer erhalten ein Atmel SAM4S Xplained Cortex™-M4 Evaluation Kit.