Gelungene Premiere der neuen Top-Veranstaltung für Leiterplatten- und Baugruppendesigner

Anbieter zum Thema

Bürklin GmbH & Co. KG

Würth Elektronik eiSos GmbH & Co. KG

Eurocircuits GmbH

ISW / Arnold Wiemers

LA-LeiterplattenAkademie GmbH

mehr weniger

Taconic

Tieto Deutschland GmbH

GED Ges. f. Elektronik und Design mbH

DCC Dirks Compliance Consulting

Fachverband Elektronik- Design (FED) e.V.

FlowCAD EDA-Software Vertriebs GmbH

Taube Electronic GmbH

weniger

Kostenoptimierte Entwicklung und Realisierung einer Leiterplatte/Baugruppe anhand eines Praxisbeispiels

Anhand eines konkreten Projekts zeigt der Referent die kostenoptimierte Entwicklung und Realisierung einer Baugruppe für den Einsatz in einer Settop-Box. Die Baugruppe enthält u.a. einen ARM-32bit-RISC-Prozessor mit MPEG2-Decoder, drei Gbit DDR-RAM-Speicherbausteinen sowie Schnittstellen für USB 2.0, Ethernet und HDMI für hochauflösende digitale TV-Systeme.

Die Leiterplatte hätte ohne Optimierung mindestens 10 Lagen erfordert und wurde als impedanzkontrollierter 6-Lagen-Multilayer realisiert. Weitere Herausforderungen waren unterschiedliche Impedanzen, Leitungslängenausgleiche an den drei Speicherbausteinen und 15 verschiedene Spannungen. Die Baugruppe hat bei der Inbetriebnahme auf Anhieb funktioniert.

Referent: Gerald Thierolf, GED

Gerald Thierolf beschäftigt sich als Senior Designer beim Designdienstleister GED mbH überwiegend mit High-Speed-Designs – auch besonders bei extremen Packungsdichten – Technologie-Evaluierungen für anspruchsvolle Aufbau- und Verbindungskonzepte sowie Flex- und Starrflex-Projekten.

Hier gelangen Sie zur Videoaufzeichnung des Vortrages.

Fertigungsgerechtes Design von Anschlussflächen

Ein wesentliches Element für erfolgreiches Leiterplattendesign und die Voraussetzung für eine später problemlos fertigbare Baugruppen ist die korrekte Gestaltung von Bauteilanschlussflächen. Die Anschlussflächen der elektronischen Bauteile haben einen großen Anteil an der präzisen Positionierung von Bauteilen auf der Leiterplatte und der Ausbildung von zuverlässigen Lötstellen sowie deren Inspizierbarkeit. Abhängig vom Lötverfahren und vom Typ des Bauteilanschlusses sind besondere Anforderungen an die Dimensionierung der Anschlussflächen auf der Leiterplatte zu beachten.

Diese Anforderungen werden in Zukunft mit den immer kleineren Bauteilfamilien und der Transformation von Bauteilen mit ausgeformten Anschlüssen wie z.B. PLCC-, QFP-, SO-SMD-Bauformen usw. zu Bauteilen mit reinen Anschlussflächen auf der Bauteilunterseite (BTC – Bottom Termination Components) noch zunehmen.

Referent: Rainer Taube, TAUBE ELECTRONIC

Rainer Taube blickt auf 30 Jahre Erfahrung im Leiterplattendesign und der Fertigung von Leiterplatten und Baugruppen zurück. Rainer Taube arbeitet in zahlreichen nationalen und internationalen Fachgremien (BFE, DKE 682, IEC TC91) mit und ist im Vorstand des FED zuständig für die Baugruppenfertigung.

Hier gelangen Sie zur Videoaufzeichnung des Vortrages.

Designstrategien für hochpolige SMD-Bauelemente

Moderne digitale High-Speed-Schnittstellen wie PCI-Express, 10G Ethernet, Bauelemente mit hohen Pinzahlen und kleinem Anschlussraster stellen immer größere Anforderungen an die Entflechtung der Signale auf einer Baugruppe. Hinzu kommt, dass die Forderung nach höheren Verlustleistungen bei gleichzeitig sinkender Versorgungsspannung ungebrochen ist.

Das führt dazu, dass immer höhere Ströme auf der Leiterplatte sicher bewältigt werden müssen. Um ein sicheres Design zu gewährleisten, müssen deshalb Signalführung und Stromversorgung im Kontext betrachtet werden. Für diese Anforderung sind neue Entflechtungsstrategien und Design Rules erforderlich, die in diesem Beitrag aufgezeigt werden.

Referent: Rudi Ganss, Tieto Deutschland

Rudi Ganss, studierte Nachrichtentechniker und Physiker, war bis 2006 bei Siemens im Kommunikationssektor für Modellierung, Simulation und Design von digitalen High-Speed-Verbindungsstrecken verantwortlich. Seit 2006 ist Rudi Ganss beim IT-Dienstleister Tieto Deutschland im gleichen Verantwortungsbereich tätig.

Hier gelangen Sie zur Videoaufzeichnung des Vortrages.

(ID:343268)