Erster Treiberbaustein speziell für GaN-FETs ausgelegt

Anbieter zum Thema

ROHM Semiconductor GmbH

MEV Elektronik Service GmbH

Shanghai Yongming Electronic Co., Ltd.

Präzise Gatetreiber- Versorgungsspannung

HEMT-eGaN-Bausteine bieten nur wenig Spielraum zwischen der empfohlenen Gate-Source-Spannung und der Gate-Source-Spannung, die sie maximal verkraften. Beispielsweise erreichen EPG-GaN-FETs ihre besten RDS_(on)-Eigenschaften, wenn sie mit V_gs=5 V angesteuert werden. Sie tolerieren jedoch nur eine maximale Gate-Spannung von 6 V. Dies macht eine sehr präzise geregelte Gate-Spannung notwendig, was mit potenzialfreien high-seitigen Bootstrap-Versorgungen nicht einfach zu bewerkstelligen ist.

Das grundsätzliche Funktionsprinzip einer Bootstrap-Schaltung zeigt Bild 3. Wenn die Spannung OUT (Source-Spannung des high-seitigen FET) unter den Vdc-Wert des Controllers gezogen wird, wird Cboot über den rot markierten Bootstrap-Stromweg geladen. Der endgültige VBS-Wert, der nach dem Hochziehen von OUT von der Bootstrap-Schaltung ausgegeben wird, ist V_BS=V_dc-V_fdboot+V_fG1. Darin steht V_fdboot für die Vorwärtsspannung der Bootstrap-Diode, während es sich bei V_fG1 um die Spannung an der in entgegengesetzter Richtung gepolten ‚Diode‘ des GaN-Bausteins handelt.

GaN-FETs vom Anreicherungstyp sind dadurch gekennzeichnet, dass V_fG1 größer ist als die Vorwärtsspannung einer Silizium-Bootstrap-Diode. Demzufolge ist die Bootstrap-Spannung größer als V_dc.

Um den RDS_(on) des Schaltbausteins bei 5 V vollständig auszuschöpfen und einen zuverlässigen Betrieb ohne Überschreiten der maximalen Gate-Spannung zu erzielen, ist zum Regeln der Ausgangsspannung der Bootstrap-Schaltung zusätzlicher Schaltungsaufwand erforderlich. Selbst für den low-seitigen Treiber bringen die strengen Anforderungen an die Gate-Source-Spannung einige Probleme bezüglich der präzisen Regelung der Einschaltspannung mit sich, um Überschwinger auszuschließen. Ein exaktes Layout ist hierbei unumgänglich.

Ungewolltes Einschalten durch steile Spannungsflanken

Die gestiegene Schaltfrequenz mit GaN-FETs bestückter Schaltnetzteile sorgt zusammen mit der deutlich geringeren Ausgangskapazität C_ds für einige Performance-Vorteile. Hieraus ergeben sich jedoch auch spezifische Restriktionen für die Treiber.

Durch die teils sehr steilen Flanken mit hohen dV/dt-Werten (die in der Spitze bis zu 30 kV/µs betragen können) und das ungünstige Verhältnis zwischen Gate-Drain- und Gate-Source-Kapazität (im Falle des EPC60V liegen Q_gd und Q_gs auf vergleichbarem Niveau – siehe Kasten) steigt das Risiko eines ungewollten Einschaltens infolge der Miller-Kapazität und eines direkt leitend werdenden Halbbrückenzweigs auf ein gefährlich hohes Niveau.

Der Pull-down-Widerstand des Treibers sollte deshalb so niedrig wie möglich gewählt werden und einen Wert unter 1 Ω haben. Andererseits ist häufig eine Option zur Anpassung des Pull-up-Widerstands erforderlich, um das EMI- und Überschwingverhalten zu verbessern.

Typische MOSFET-Treiber verfügen über einen einzigen Ausgangstreiber, und die korrekte Abstimmung von Pull-up- und Pull-down-Widerstand erfolgt mithilfe einer antiparallel geschalteten Diode. Wegen der eng gesteckten Restriktionen, denen der Pull-down-Widerstand und die Spannungspegel unterliegen, müssen bei einem GaN-FET-Treiber die Treiberausgänge für den Ein- und den Ausschaltweg getrennt ausgeführt werden.

Restriktionen für High-Side-Treiber

(ID:31595040)