Mehr Leistungsdichte Verbesserte GaN-basierte PFC-Schaltungen

Anbieter zum Thema

MEV Elektronik Service GmbH

Bicker Elektronik GmbH

RECOM Power GmbH

Moderne elektronische Systeme sind auf kleine, leichte und hocheffiziente Stromversorgungen angewiesen. In diesen Stromversorgungen müssen kosteneffektive Methoden genutzt werden, um die Energie aus dem Wechselstromnetz so umzuwandeln, dass sie von der Elektronik genutzt werden kann.

Die Verwendung hoher Schaltfrequenzen gehört zu den wirkungsvollsten Möglichkeiten, platzsparende Stromversorgungen zu realisieren, und Schaltbausteine auf der Basis von Galliumnitrid (GaN) sind wegen ihrer geringen parasitären Ausgangskapazität (C_OSS) und ihrer hohen Ein- und Abschaltgeschwindigkeit hervorragend geeignet, diese hohen Schaltfrequenzen zu erzielen. Noch besser kommt die mit GaN-Schaltern mögliche hohe Leistungsdichte jedoch zum Tragen, wenn man fortschrittliche Regelungsmethoden anwendet.

Zur Verdeutlichung dieser Tatsache wird in diesem Artikel eine Server-Stromversorgung in Form einer PFC-Schaltung (Power-Factor Correction) mit 5 kW Leistung beschrieben. Um die Stromversorgung mit der maximal praktikablen Schaltfrequenz zu betreiben, kommen Hochleistungs-GaN-FETs zur Anwendung. Mithilfe einer neuartigen Regelungstechnik wird außerdem das Performance-Potenzial dieser GaN-FETs in maximalem Umfang ausgeschöpft, sodass unter dem Strich ein hocheffizientes, kompaktes Design mit erhöhter Leistungsdichte entsteht.

Bildergalerie

Bildergalerie mit 7 Bildern

Das System im Überblick

Bekanntlich werden hocheffiziente PFC-Schaltungen mit hoher Leistung oftmals auf Basis der Totem-Pole-Topologie realisiert (Bild 2). Für S₁ und S₂ werden dabei GaN-Schalter verwendet, die mit Frequenzen zwischen 70 kHz und 1,2 MHz betrieben werden, während S₃ und S₄ mit der Netzfrequenz von 50 bzw. 60 Hz schalten, weshalb hier Silizium-MOSFETs ausreichen. Während der positiven Halbwelle der Netzspannung fungiert S₂ als Regelungs-FET und S₁ als Synchrongleichrichter. S₄ ist stets ein- und S₃ stets abgeschaltet. Während der negativen Halbwelle sind die Verhältnisse umgekehrt.

Schalten im Spannungs-Nulldurchgang

Wenn man S₁ und S₂ mit GaN-Schaltern bestückt, die sich durch geringere Ein- und Ausschaltverluste auszeichnen, lässt sich der Wandler mit höheren Schaltfrequenzen betreiben. Noch weiter angehoben werden kann die Schaltfrequenz allerdings, wenn man die GaN-Schalter genau im Spannungs-Nulldurchgang einschalten lässt (Zero Voltage Switching, ZVS). Tatsächlich strebt man bei dem hier beschriebenen Design an, das Einschalten unter allen Netz- und Lastbedingungen genau im Spannungs-Nulldurchgang erfolgen zu lassen. Hierfür müssen jedoch zwei Voraussetzungen erfüllt sein. Zum einen muss eine Rückmeldung an den Regler erfolgen, ob die ZVS-Bedingung erfüllt ist. Außerdem wird zum Erzielen eines geringen Oberschwingungsgehalts ein Algorithmus benötigt, der auf einem echtzeitfähigen Mikrocontroller läuft.

Die erste Bedingung lässt sich mithilfe eines ZVD-Sensors (Zero Voltage Detector) erfüllen, der in die GaN-Schalter integriert wird [1]. Das ZVD-Signal wird hier auf High gesetzt, wenn der Schalter im Spannungs-Nulldurchgang einschaltet. Wird das ZVS-Kriterium dagegen nicht erfüllt, bleibt das ZVD-Signal im Low-Status. Die Integration dieser Funktion in die GaN-Schalter bringt gleich mehrere Vorteile mit sich, nämlich eine Minimierung des Bauteileaufwands, eine geringe Latenz und eine zuverlässige Erkennung der ZVS-Ereignisse.

Wie soeben erwähnt, wird neben dem ZVD-Signal auch ein Algorithmus benötigt, mit dem sich die Timing-Parameter des Schalters so berechnen lassen, dass einerseits das ZVS-Kriterium erfüllt und andererseits ein geringer Oberschwingungsgehalt erreicht wird. Bild 3 zeigt die Hardware, die zur Implementierung des Algorithmus erforderlich ist. Durch Auflösen der Zustandsebene für das Zero Voltage Switching bei den resonanten Zustandswechseln der Drain-Source-Spannung (V_DS) des GaN-FET erhält man den Algorithmus für das Design. In Bild 4 sind die Drain-Source-Spannung des GaN-FET, der Spulenstrom und die Regelungssignale im Zeitbereich sowie die Zustandsebene dargestellt. Die Bezeichnungen in der Zustandsebenen-Darstellung von Bild 4 bedeuten folgendes:

• „j“ ist der normalisierte Strom am Beginn und am Ende eines jeden Totzeit-Intervalls

• „m“ ist die normalisierte Spannung

• „θ“ steht für die normalisierten Timing-Parameter

Die Normalisierungs-Beziehungen gehen ebenfalls aus der Abbildung hervor. Der in Bild 3 dargestellte Mikrocontroller löst die in Bild 4 angegebenen Zustandsebenen-Gleichungen so auf, dass das System im Spannungs-Nulldurchgang schaltet und gleichzeitig auf einen idealen Leistungsfaktor kommt. Dabei liefert das ZVD-Signal die notwendige Rückmeldung, um den Mikrocontroller anzuweisen, wie die Schaltfrequenz zur Erfüllung des ZVS-Kriteriums anzupassen ist.

Bild 5 gibt die Signalverläufe wieder, wenn die Frequenz zu niedrig (links), genau richtig (Mitte) oder zu hoch (rechts) ist. Wie man sieht, haben beide ZVD-Signale nur dann High-Status, wenn die Frequenz ihren Idealwert hat. Der ideale Betriebspunkt ist somit erreicht, sobald beide FETs im Spannungs-Nulldurchgang schalten.

Hardware-Performance

Umgesetzt wurde das beschriebene Konzept in einer GaN-basierten PFC-Schaltung mit einer Leistung von 5 kW, deren wichtigste Kenndaten in der folgenden Tabelle aufgeführt sind. Der verwendete Mikrocontroller ist vom Typ TMS320F280049C, und als Hochfrequenz-GaN-FETs kommen Bausteine des Typs LMG3526R030 zum Einsatz.

In Bild 6 sind die Spulenströme (I_LA und I_LB) sowie der Verlauf von V_DS der GaN-FETs beider Phasen (A und B) dargestellt. Die bei maximaler Leistung aufgezeichneten Kurven geben drei verschiedene Betriebsbedingungen wieder, wobei jeweils das Zero Voltage Switching und eine sinusförmige Strom-Hüllkurve erkennbar sind. In allen Darstellungen gilt: V_IN = 230 V_RMS, V_OUT = 400 V und P = 5 kW bei 200 V/div, 20 A/div und 2 µs/div. In Bild 7 zeigt sich der gemessene Wirkungsgrad und Oberschwingungsgehalt.

Reduzierung des Platzbedarfs

GaN-Schalter eignen sich dafür, die Leistungsdichte zu reduzieren, indem sie den Betrieb mit höheren Schaltfrequenzen ermöglichen. Unter anderem durch die Verwendung fortschrittlicher Regelungsalgorithmen lässt sich der Platzbedarf noch weiter verringern. (mr)

* Brent McDonald ist System Engineer, Power Supply Design Services Team bei Texas Instruments.

(ID:50225394)