Die nächste Generation HDI-Leiterplatten – wenn die Strukturen immer feiner werden

Anbieter zum Thema

ABM Asset and Business Management AG

Eurocircuits GmbH

ibw Industrieberatung Siegfried Weigert

ATLAS ELEKTRONIK GmbH ATLAS EMS

Kleinere BGA-Raster wirken sich auch auf die Testbarkeit aus

Bei BGA-Pitches < 0,8mm ist es kaum mehr möglich, Lötstellen über visuelle Verfahren wie z.B. mit feinsten optischen Sonden zu prüfen. Hier bleibt nur die Möglichkeit der Röntgeninspektion. Das Erkennen von Kurzschlüssen ist dabei einfach; deutlich schwieriger ist es schlechte bzw. Nichtverbindungen zu erkennen. Bewährte Standardlösung ist hier die Verwendung spezieller Röntgenpads mit nasenförmigen Ausbuchtungen am ansonsten runden Landepad auf der Leiterplatte (Bilder 2 und 3).

Findet beim Lötvorgang eine ordnungsgemäße Benetzung des Pads statt, so wird durch die Wirkung der Oberflächenspannung auch die Nase benetzt, was im Röntgenbild gut und eindeutig nachweisbar ist (Bild 4; Bild 1 als Gegenbeispiel zeigt eine problematische Platine mit ungleichmäßiger und teilweise unzureichender Benetzung). Doch auch bei den Röntgennasen gibt es Tücken zu beachten, zum Beispiel bei Vollflächenanschlüssen: Hier wird die Nase de facto durch die ISO-Maske definiert und wird dadurch überproportional groß, wenn dies im Design nicht für diese Fälle vorbeugend berücksichtigt wird.

Besondere Vorsicht ist dann geboten, wenn BGAs unmittelbar gegenüberliegend auf den beiden Außenseiten der Leiterplatte platziert werden sollen. Weite Überschneidungen bis hin zur Deckungsgleichheit können die Röntgeninspizierbarkeit stark einschränken. Abhilfe können hier ein Versatz im Raster oder ein Drehen der Nasen schaffen. Doch Vorsicht: Beides kann je nach Layout zu größeren Problemen bei der Entflechtung führen; speziell dann, wenn Leitungen auf den Außenlagen zwischen den Pads hindurchgefädelt werden müssen.

Daher sollte auch der fortgeschrittene Anwender wenn irgendwie möglich auf Lücke platzieren oder doppelseitig gegenüberliegende BGAs ganz vermeiden. Ist dies aus Platzgründen nicht möglich, so sollte spätestens jetzt geprüft werden, ob hier nicht hier eine Zusammenarbeit mit einem externen EMS-Dienstleister sinnvoll ist, bis mehr Erfahrungen mit diesen speziellen Sonderfällen vorliegen.

Kompromiss zwischen sicher bestücken und sicher testen

Eine weitere Problemzone fortschreitender Miniaturisierung ist die Auslegung der Padgröße. Eigentlich sollen die Landepads für kleinste Bauelemente wie z.B. Chipwiderstände möglichst klein sein um einen Tombstone-Effekt zu vermeiden. Andererseits sollen beim Testen mit einem Flying-Probe-Tester nicht die Bauelemente selbst, sondern deren Pads mit den Prüfspitzen ankontaktiert werden, damit man die durch diesen Effekt erzeugten Kontaktprobleme auch eindeutig nachweisen kann (Bild 6).

Je nach Auslegung kann es hier bei den zu schließenden Kompromissen bei höheren Testergeschwindigkeiten zu einem Abrutschen der Testnadeln kommen (Bild 7). Außenlagen von HDI-Leiterplatten mit kleinen Mikrovias werden aber wegen der Aspect Ratio typischerweise mit dünnen Laminaten oder Folien mit Schichtdicken von etwa 40 bis 60 µ aufgebaut. So kann es hier passieren, dass eine abrutschende Nadel den Padrand so stark verformt, dass dadurch ein Kurzschluss mit in der Lage darunter liegenden Leitungen entsteht. Besonders kritisch sind hier RCC-Folien und das relative weitmaschige Prepreg vom Typ 1080.

Eine rationelle Lösung erfordert viel Erfahrung mit einem exakt auf den Lötprozess abgestimmten Padüberhang-Kompromiss und gegebenenfalls eine Anpassung der Testgeschwindigkeit für kritische Kontaktierungspunkte.

.

*Dipl.-Ing. Rainer Schröder ist Leiter Design- und Prozessunterstützung in der Elektronikfertigung beim EMS-Anbieter Atlas-EMS in Bremen.

(ID:360979)