Crest-Faktor und Spitzenwerte von HF-Signalen messen

Linearitätsfehler

Für eine ideale (bekannte) Eingangsleistung kann der Linearitätsfehler der gemessenen Daten nach Gleichung 4 berechnet werden:

Fehler (dB) = 20 × log (V_VRMS, gemessen – Achsenabschnitt) / (Verstärkung x V_IN, ideal) (Gl. 4)

Die Bilder 8 und 9 zeigen den Verlauf des VRMS- und PEAK-Fehlers bei 25°C. Dies ist die Temperatur, bei welcher der ADL5502 kalibriert wird.

Zu beachten ist, dass der Fehler nicht Null beträgt. Dies ergibt sich aus der Tatsache, dass der ADL5502 selbst in seinem Betriebsbereich nicht optimal der idealen linearen Gleichung folgt. Der Fehler an den Kalibrierungspunkten ist jedoch laut Definition gleich Null.

Wenn die Charakteristika (Steigung und Achsenabschnitt) der VRMS- und PEAK-Ausgänge bekannt sind, ist die Kalibrierung für die Crest-Faktor-Berechnung vollständig. Ein dreistufiger Prozess muss verwendet werden, um den Crest-Faktor eines beliebigen Signalverlaufs zu messen und zu berechnen. Zunächst muss das unbekannte Signal an den HF-Eingang angelegt werden. Dann wird der zugehörige VRMS-Pegel gemessen. Dieser Pegel ist in Bild 10 als VVRMS-UNKNOWN dargestellt. Der HF-Eingang, V_IN, wird mit V_VRMS-UNKNOWN und Gleichung 3 ermittelt.

Anschließend wird der CW-Referenzpegel von PEAK, V_PEAK-CW, laut Gleichung 5 berechnet. Dazu wird V_IN (dies ist die Ausgangsspannung, die die Schaltung „sehen” würde, wenn das eintreffende Signal ein CW-Signal wäre) verwendet.

V_PEAK-CW = (V_IN Gain_PEAK) + Intercept_PEAK (Gl. 5)

Abschließend wird der tatsächliche Pegel von PEAK, V_PEAK-UNKNOWN, gemessen. Der Crest-Faktor CF lässt sich dann nach Gleichung 6 berechnen:

CF = 20 log 10 (V_PEAK-UNKNOWN / V_PEAK-CW) (Gl. 6)

Dabei dient V_PEAK-CW als Referenzpunkt zum Vergleichen von V_PEAK-UNKNOWN. Falls beide V_PEAK-Werte gleich sind, beträgt der Crest-Faktor 0 dB. Dies zeigt Bild 11 mit dem CW-Signal (aus dem Datenblatt des ADL5502). Über den Dynamikbereich bewegt sich der Crest-Faktor um die 0-dB-Linie. Auch bei komplexen Signalverläufen mit Scheitelwerten von 3, 6 und 9 dB liegen die zugehörigen CF-Werte in diesen Bereichen.

Leiterplattenlayout entscheidet über die Leistungsfähigkeit

Die Leistungsfähigkeit dieser oder anderer schneller Schaltungen hängt stark vom Leiterplattenlayout ab. Dies beinhaltet unter anderem den Bypass der Stromversorgung, kontrollierte Impedanzleitungen (wo erforderlich), Bauteileplatzierung, Signal-Leitungsführung (Routing) und Power- sowie Masse-Flächen. (Siehe MT-031 Tutorial, MT-101 Tutorial, und Artikel “A Practical Guide to High-Speed Printed-Circuit-Board Layout” für mehr Informationen bezüglich Leiterplattenlayout).

Ein Komplettpaket zur Entwicklungsunterstützung für obige Schaltungsbeschreibung gibt es unter www.analog.com/CN0187-DesignSupport.

Gemeinsame Abweichungen

Für Anwendungen, bei denen ein kleinerer HF-Erkennungsbereich erforderlich ist, kann der Effektivwert-Detektor AD8363 verwendet werden. Der AD8363 hat einen Erkennungsbereich von 50 dB und arbeitet bei Frequenzen bis 6 GHz. Für Anwendungen, bei denen der Effektivwert nicht erkannt werden muss, können die Bauteile AD8317/AD8318/AD8319 oder ADL5513 verwendet werden. Diese Bauteile bieten unterschiedliche Erkennungsbereiche und weisen verschiedene Eingangsfrequenzbereiche bis 10 GHz auf (siehe CN-0150 für weitere Informationen).

(ID:32405840)