Fortschrittliche Chipfertigung CoWoS: Advanced Packaging entscheidend für Zukunft der Halbleiter

Anbieter zum Thema

CSA Group Bayern GmbH

ROHM Semiconductor GmbH

TRACO ELECTRONIC GMBH

TSMC investiert Milliarden in eine Fabrik, die Wafer-Chips in Gehäuse packt. Keine Frage: Advanced Packaging ist heute eine strategisch wichtige Disziplin in der Chipherstellung – deren Bedeutung schnell zunimmt.

Advanced Packaging ist das neue heilige Gral der Halbleiter Industrie. TSMC-Vorstand Mark Liu hat diesen Megatrend kürzlich bestätigt, indem er eine „aggressive Expansion” der Kapazitäten seiner Firma für CoWoS angekündigt hat.

„Chip-on-Wafer-on-Substrate“ oder CoWoS ist von dem taiwanesischen Auftragshersteller selbst entwickelt worden. Es ist einer der fortschrittlichsten Verpackungsprozesse, die es derzeit gibt. TSMC hält einen globalen Marktanteil von mehr als 50 Prozent an Chips, die mit CoWoS hergestellt worden sind.

Bei diesem Verfahren des Advanced Packing werden mehrere Chips in einem Gehäuse miteinander kombiniert. Ein GPU wird mit sechs Memory Chips mit hoher Bandbreite verknüpft. Das Resultat sind Hochgeschwindigkeits-Halbleiter mit der Leistung, wie sie unter anderem für Anwendungen der Künstlichen Intelligenz (KI) benötigt werden.

Nachfrage nach Hochleistungschips ist sprunghaft gestiegen

Da die Nachfrage nach superschnellen Halbleitern dank ChatGPT und anderer KI-Anwendungen sprunghaft gestiegen ist, gibt es zurzeit einen Engpass für CoWoS-Chips auf dem Weltmarkt. TSMC kann gar nicht so viele davon produzieren, wie es verkaufen könnte.

„Derzeit können wir den Bedarf unsere Kunden nicht zu 100 Prozent befriedigen, aber wir versuchen 80 Prozent von ihnen zu unterstützen,“ sagte Mark Liu kürzlich auf der Konferenz Semicon Taiwan. Die Nachfrage sei „plötzlich“ gestiegen, habe sich innerhalb eines Jahres verdreifacht, so der Vorstandsvorsitzende von TSMC.

Das mag leicht übertrieben sein. Andere Quellen sprechen von einem Anstieg von mehr als 50 Prozent bei Bestellungen von KI-fähigen Chips bei TSMC innerhalb eines Jahres. Sprunghaft gewachsen ist der Markt aber allemal. „Wir haben gerade eine sehr angespannte Kapazitäts-Lage,“ hatte auch der CEO von TSMC, C.C. Wei schon in diesem Sommer auf einer Pressekonferenz gesagt.

TSMC: Knapp 3 Mrd. US-Dollar für neue Highend-Packaging-Fab

Im taiwanesischen Miaoli investiert der Konzern daher nun etwa 2,9 Milliarden US-Dollar (rund 2,7 Mrd. Euro) in eine neue Produktionsstätte voller Maschinen für die fortschrittlichsten Encasing-Prozesse. TSMC plane seine CoWoS-Verpackungskapazitäten zufolge mindestens von den aktuell 12.000 Einheiten pro Monat auf 30.000 Einheiten auszuweiten, berichtet die taiwanesische Zeitung Economic Daily News.

In etwa 18 Monaten sollte der Engpass auf dem Weltmarkt behoben sein, sagt Mark Liu. Diese Aussage beruht allerdings sicher auf einer Extrapolierung der momentanen Nachfragedaten. Da ist vermutlich noch viel Luft nach oben.

Nicht nur die populären Top-Chips A100 und H100 von Nvidia, die Anwendungen wie ChatGPT ermöglichen, sondern auch eine ständig steigende Anzahl andere Chips von anderen Herstellern setzen auf CoWoS. Beispiele dafür sind neue Halbleiter wie der „AWS Trainium“, der „Google TPU“ oder der „Intel NNP-T“. Auch AMD und Broadcom haben eilige Bestellungen bei TSMC aufgegeben, berichtet die taiwanesische Zeitung.

CoWoS: „Paradigmenwechsel in der Halbleiter-Industrie“

Die Ausweitung von CoWoS-Kapazitäten ist daher ein wenig mehr als einer von vielen Technologie-Trends. TSMC selbst spricht von einem „Paradigmenwechsel in der Halbleiter-Industrie“, wenn von CoWoS die Rede ist.

Während das Mooresche Gesetz allmählich seine Gültigkeit verliert, die Miniaturisierung von Chips mit immer mehr Transistoren auf immer kleineren Flächen also an seine Grenzen stößt, wird Advanced Packaging zunehmend zur entscheidenden Zukunftstechnologie für die Halbleiterindustrie.

Auch Intel und Samsung investieren kräftig in Advanced Packaging

Intel und Samsung stehen bereits in einem intensiven Wettbewerb mit TSMC, was die Ausweitung ihrer Kapazitäten bei fortschrittlichen Verpackungsverfahren betrifft. Intel hat angekündigt, seine Produktionskapazität in diesem Bereich bis 2025 zu vervierfachen.

In seiner Rede sagte der TMSC-Vorsitzende, dass die schnellsten KI-Beschleuniger zur Zeit rund 100 Milliarden Transistoren besitzen. Noch innerhalb der kommenden zehn Jahre rechne er allerdings damit, dass es Chips mit mehr als 100 Billionen Transistoren geben werde. Dies sei nur durch die Integration von mehreren Chips und 2,5-D- oder 3D-Integration zu schaffen.

„Eng integriertes, massives Interconnect-System“

„Wir kombinieren jetzt viele Chips in ein eng integriertes, massives Interconnect-System“, wird Mark Liu von der japanischem Wirtschaftszeitung Nikkei Asia zitiert. „Das ist ein Paradigmenwechsel in der Halbleiter-Industrie.”

Wer dieses neue Technologie-Rennen gewinnt, hat auch große geopolitische Relevanz. TSMC ist bei CoWoS weltweit führend, während es momentan noch keinen einzigen Hersteller mit diesem Prozess in den USA gibt. Die Bedeutung von TSMC für den technologischen Fortschritt in den USA und Europa ist durch CoWoS also gewachsen, was auch den Frieden in der Meerenge von Taiwan noch wichtiger macht als je zuvor. (me)

Joint Venture von TSMC, Bosch, Infineon und NXP

TSMC in Dresden: Einzelheiten zur ESMC-Fab

Halbleiterfertigung

Dresden: Globalfoundries will Fertigungskapazität verdoppeln

Chipkonzern trotzt schwachem PC-Markt

Erfolg mit Embedded: AMD dank Xilinx im Plus

* Henrik Bork, langjähriger China-Korrespondent der Süddeutschen Zeitung und der Frankfurter Rundschau, ist Managing Director bei Asia Waypoint, einer auf China spezialisierten Beratungsagentur mit Sitz in Peking.

(ID:49734518)