Mobile-Menu

SIC-Leistungshalbleiter

Technologische Verbeserungen bei SiC-Power-MOSFET

Seite: 2/2

Anbieter zum Thema

EBV Elektronik GmbH & Co. KG
ROHM Semiconductor GmbH
MEV Elektronik Service GmbH
Eurocomp Elektronik GmbH

Kommerziell verfügbare Siliziumkarbid-MOSFETs

Bild 2: Diese Darstellung unterscheidet zwischen Schaltverlusten und Verlusten im leitenden Zustand.
Bild 2: Diese Darstellung unterscheidet zwischen Schaltverlusten und Verlusten im leitenden Zustand.
()
Durch nachfolgend beschriebene Maßnahmen und technologische Verbesserungen ist Microsemi in der Lage, erste kommerziell verfügbare SiC-MOSFETs mit wesentlich verbesserten Merkmalen anzubieten. Diese Maßnahmen führten zu höheren Betriebstemperaturen, zu höheren Arbeitsfrequenzen, zu einem geringerem externen Gate-Widerstand, zu einem erweiterten SOA und besseren dV/dt Verhalten.

SiC-MOSFETs eignen sich generell für den Einsatz bei hohen Temperaturen. Microsemi spezifiziert seine neuen SiC-MOSFETs bei Sperrschicht- und Betriebstemperaturen von 175 °C (Tj und Toper). Bei diesen erhöhten Temperaturen sind folgende Parameter zu beachten: SiC-MOSFETs sind bei diesen Temperaturen nomally off, d.h. Vth sollte einen positiven Wert haben, am besten mehr als 1 V. Die SiC-MOSFETs von Microsemi weisen einen Wert von 3 V auf. Der Idss muss bei maximaler Tj gering sein. Die BVdss zeigt einen Anstieg bei maximaler Tj. Der RDS(on) darf einen vertretbaren (nicht zu starken) Anstieg mit zunehmender Temperatur zeigen.

SiC-MOSFETs zielen auf Applikationen mit hohen Frequenzen (100 kHz oder höher). Dabei bietet ein externer Gate-Widerstand von geringem oder hohem Wert Design-Freiheit für den Entwickler. Microsemis Wert für den Intrisic Rg ist nahe 1 Ω, im Gegensatz zum Mitbewerb, der Intrinsic-Rg-Werte von 5 bis 6 Ω oder gar höher aufweist.

Die FOM (Figure of Merit) ist die maximale Betriebsfrequenz, definiert als Fmax =( (Tj-Tc)/Rth–Ron*Ic^2*D) / (Eon + Eoff). Durch den geringen RDS(on), den geringen Rth und die hohe Tj haben die SiC-MOSFETs von Microsemi eine sehr hohe Fmax.

Das verbesserte dV/dt-Verhalten der neuen MOSFETs wurde durch die Eliminierung des P-dotierten Gatepad-Bereichs erzielt. Das eliminiert den Löcherstrom, der in konventionellen Design unter den Gatepads auftritt (bei einem parasitären NPN-Design bedeutet weniger Löcherstrom ein größeres dV/dt, um einen Strom zu generieren, der einen Latch-up auslöst).

Aufgrund der beschriebenen Maßnahmen konnte Microsemi auf der PCIM im Mai 2014 SiC-MOSFETs in TO-247 und SOT-227 Gehäusen mit den genannten Vorteilen präsentieren. Es sind Typen für 1200 V mit 80 mΩ, 40 A, 175 °C und 1200 V mit 50 mΩ, 50 A und ebenfalls 175 °C. Für den Sommer 2014 ist ein weiterer Typ im SOT-227 für leistungsstärkere Applikationen mit Strömen von mindestens 60 A geplant, der einen RDS(on) von 40 mΩ aufweist (TO-247 und SOT-227).

* Wolfgang Knitterscheidt ist Geschäftsführer der Eurocomp GmbH in Bad Nauheim.
Siegfried W. Best ist freier Redakteur in Regensburg.

(ID:42762977)

Weiterführende Inhalte