Inferenz auf Endgeräten RISC-V-Embedded-Prozessor für Edge AI und funktionale Sicherheit

Inferenz auf RISC-V: Eine neue Erweiterung soll den auf funktionale Sicherheit ausgelegten EMSA5-FS-Prozessor des Fraunhofer IPMS und CAST fit machen für das eigenständige Berechnen von Künstliche-Intelligenz- und Maschinelles-Lernen-Workloads.

Anbieter zum Thema

MicroConsult Microelectronics Consulting & Training GmbH

ISH Ingenieursozietät GmbH

Im Juni hatten das Fraunhofer Institut für Photonische Mikrosysteme (IPMS) und Vertriebspartner CAST, ein auf FPGAs und ASICs spezialisierter Halbleiter-IP-Entwickler, den fehlertoleranten RISC-V-Prozessorkern EMSA5-FS offiziell vorgestellt, der auf funktionale Sicherheit zum Beispiel in Automotive-Anwendungen ausgerichtet ist. Nun haben die Kooperationspartner eine KI/ML-Erweiterung dafür entwickelt. Die schlicht „Edge AI“ genannte Option stellt Funktionen für Künstliche Intelligenz (KI) und Maschinelles Lernen (ML) bereit, die ohne Anbindung an eine Cloud oder andere externe Verarbeitungssysteme auskommen.

Nach Angaben der Entwickler sorgt die Verlagerung der erforderlichen Rechenleistung auf das eigenständige System für eine drastische Verringerung der Latenzzeit und der Reaktionszeit. Ein mit dem neuen EMSA5-FS ausgerüstetes Edge-KI-Gerät sei in der Lage, innerhalb weniger Millisekunden autonome Entscheidungen zu treffen und so unabhängig von schlechten Internetverbindungen die Sicherheit zu verbessern.

Laut Fraunhofer IPMS eignet sich der EMSA5-FS-Prozessor mit Edge-AI-Option besonders für die Analyse von Sensordaten, die Gestensteuerung, Vibrationsanalyse und vieles mehr in Automobil-, Verbraucher-, Industrie- und anderen Anwendungen.

32-Bit-Prozessor mit Fehlertoleranzfunktionen

Grundlage für derartige Inferenzanwendungen an der Edge ist ein System-on-Chip (SoC), das gleichzeitig ausreichend Rechenleistung bereitstellt, extrem energieeffizient arbeitet und dabei noch so günstig wie möglich ist. Nach Angaben der Entwicklungspartner vereint der EMSA5-FS-Prozessor eben diese Merkmale und eignet sich daher sehr gut für diese Anwendungen.

EMSA5-FS ist ein 32-Bit-Single-Issue-In-Order-Prozessor mit fünfstufiger Pipeline, der auf der offenen Befehlssatzarchitektur (ISA) RISC-V basiert. Je nach Bedarf ist er mit verschiedenen Fehlerkorrektur- und Fehlertoleranzfunktionen ausgestattet und für die ISO 26262-Zertifizierung für funktionale Sicherheit vorbereitet. Bei der Integration der effizienten KI-Funktionen hat sich das Fraunhofer IPMS auf zwei neue Funktionen für den EMSA5-FS-Prozessor konzentriert:

- TensorFlow Lite ist ein Open-Source-Toolset, das maschinelles Lernen auf dem SoC ermöglicht. Es ermöglicht Entwicklern, KI-Modelle auf eingebetteten, mobilen und Internet-of-Things (IoT)-Geräten laufen zu lassen, wobei es Latenz, Datenschutz, Größe und Stromverbrauch in den Fokus rückt. Das Fraunhofer IPMS hat TensorFlow Lite auf den EMS5-FS portiert.

- Die Zve-Erweiterungen für RISC-V enthalten vektorielle mathematische Verarbeitungsvorschriften für Mikrocontroller und eingebettete Geräte. Sie ermöglichen zügiges Ausführen von Workloads wie KI und ML auch auf kleinen, leistungsschwachen Edge Devices. Das Fraunhofer IPMS hat den EMSA5-FS-Kern um die Zve-Befehle erweitert.

Paralleles Verarbeiten von Datensätzen mithilfe von Vektorbefehlen

Die neuen Erweiterungen würden den EMSA5-FS-Prozessorkern in die Lage versetzen Vektorbefehle auszuführen, sagt Dr. Andreas Weder, Gruppenleiter Modulintegration am Fraunhofer IPMS. „Dies ermöglicht das parallele Verarbeiten von Datensätzen, was sowohl die Performance als auch die Energieeffizienz verbessert.“

Entwickler, die Systeme mit dem EMSA5-FS-Prozessor entwickeln, können alle Open-Source- und kommerziellen RISC-V-Hilfsmittel, Testwerkzeuge und Bibliotheken nutzen, darunter die GNU-Toolchain, die Eclipse-IDE mit OpenOCD-Debug-Unterstützung sowie die kommerzielle Embedded Workbench for RISC-V von IAR Systems.

Für funktionale Sicherheit zertifizierte Entwicklungsumgebung

Die IAR Embedded Workbench for RISC-V ist auch in einer Version für funktionale Sicherheit erhältlich: Diese ist vom TÜV SÜD nach den einschlägigen Normen IEC 61508, ISO 26262, IEC 62304, EN 50128, EN 50657, IEC 60730, ISO 13849, IEC 62061, IEC 61511 und ISO 25119 zertifiziert und beinhaltet laut Anbieter qualifizierte Werkzeuge über den gesamten Produktlebenszyklus.

Laut Fraunhofer IPMS ist der EMSA5-FS Prozessor-IP-Core auf jede FPGA-Plattform adaptierbar. Auch die Integration in kundenspezifische ASICs für beliebige Foundry-Technologien sei möglich. Zusätzlich bietet das Fraunhofer IPMS Dienstleistungen zur Erweiterung des IP-Cores mit kundenspezifischen Modulen an. Der kommerziell verfügbare Prozessorkern EMSA5-FS wird von dem Partner CAST Inc. vermarktet. Die neue TensorFlow Lite AI-Option für den EMSA5-FS wird voraussichtlich in der ersten Hälfte des Jahres 2022 über CAST verfügbar sein, die Zve Extensions sollen später folgen.

(ID:47886702)