Signalverläufe mit Powerstage Designer schnell analysieren

Mit dem ‚Powerstage Designer‘ bietet Texas Instruments kostenlos ein Softwaretool zum Download an, mit dem sich für verschiedene Leistungswandler-Topologien schnell die Signalverläufe in der Leistungsstufe simulieren lassen.

Mithilfe dieses Tools wurde eine geeignete Primärinduktivität von 1,5 mH für den Übertrager und eine zu Glättungszwecken dienende sekundärseitige Induktivität von 330 µH gefunden. Das Volt-Sekunden-Produkt beträgt V_in • ½T=12 V • ½ • 1/200 kHz=30 Vµs. Der gewählte Übertrager sollte ein Volt-Sekunden-Produkt aufweisen, das über diesem Wert liegt.

Bildergalerie

Bildergalerie mit 7 Bildern

Bild 2 gibt die primärseitigen Phasenspannungen wieder. Auf der Sekundärseite werden 16 VDC gemessen, und der Lastwiderstand beträgt 168 Ω.

Wenn mit Bezug auf Bild 1 die blau wiedergegebene Phasenspannung fällt, liegt dies daran, dass die diagonal gegenüberliegenden FETs dieser Phase (Q1 und Q4) abgeschaltet wurden. Es folgt eine innerhalb des IC festgelegte, rund 200 ns dauernde Totzeit, in der alle FETs abgeschaltet sind. Die in der Streuinduktivität des Übertragers gespeicherte Energie zieht die blau dargestellte Phase in den negativen Bereich, wobei durch die Body-Diode von Q2 eine Klemmung erfolgt.

Jetzt setzt eine Oszillation ein, doch schon wenig später werden die FETs der roten Phase (Q2 und Q4) eingeschaltet, woraufhin die Spannung der roten Phase auf 12 V ansteigt. Bild 3 zeigt die Phasenspannungen während der Anlaufphase und bei aktiver CL-Funktion. In der Startphase fährt V_REF hoch, sodass der Grenzstrom noch nicht auf seinen vollen Wert von 0,5 A angestiegen ist. In Bild 3 liegt der Grenzstrom bei 120 mA.

Die Schaltfrequenz wurde für diesen Test auf 100 kHz reduziert, der Lastwiderstand dagegen auf 112 Ω angehoben (für die Wahl dieser Prüfbedingungen gab es keine anderen Gründe als den, die Funktionsweise bei einer anderen Schaltfrequenz und einer anderen Last zu demonstrieren).

Die blaue Phase schaltet ein (erster blauer Pfeil) und geht für etwa 1,8 µs (die CL-Austastzeit) in den High-Zustand. Nach dieser Zeitspanne ist der CL-Grenzwert erreicht, und die blaue Phase schaltet ab (zweite gestrichelte Linie), woraufhin die rote Phase in den High-Zustand wechselt.

Nach etwa 1,6 µs ist der Strom nahezu auf null gefallen, und das Verhalten des DRV8848 ist so angelegt, dass die Brücke zur Vermeidung eines Rückstroms gesperrt wird. Es folgt nun eine Zeitspanne, in der keine der beiden Phasen eingeschaltet ist und beide Phasenspannungen somit null sind. Kurze Zeit später schaltet die rote Phase ein (zweiter roter Pfeil), weil das PWM-Signal high wurde und damit den Befehl zum Einschalten dieser Phase gegeben hat (dies erfolgt, bevor die 20 µs dauernde PWM-Periode des IC verstrichen ist).

Die Zeitdifferenz zwischen den beiden blauen (und den beiden roten) Pfeilen beträgt 10 µs, was der Periodendauer eines 100-kHz-Signals entspricht (die anderen Instanzen der blauen oder roten Phasenspannungen resultieren aus dem CL-Verhalten des IC).

Die H-Brücke lässt sich auch mit einem von 92% abweichenden Tastverhältnis ansteuern. Bild 4 zeigt die Treibersignale an INx bei 60% Tastverhältnis, während Bild 5 die Phasenspannungen beim Ansteuern des Übertragers wiedergibt. Die Streuinduktivität und die parasitäre Kapazität können hier anders als bei der Ansteuerung mit 92% Tastverhältnis über mehr Zyklen oszillieren.

Eine bessere Möglichkeit zum Treiben mit einem nicht 50% betragenden Tastverhältnis ist es, die INx-Treibersignale in der in Bild 6 gezeigten Weise überlappen zu lassen; Bild 7 zeigt die daraus resultierenden Treibersignale. Sind beide INx-Treibersignale high, schaltet der DRV8848 die masseseitigen FETs Q2 und Q4 ein, was beide Seiten des Übertragers auf 0 V klemmt und für einen saubereren Signalverlauf sorgt.

* Dr. Dan Tooth ist Analogue/Power Field Applications Engineer bei Texas Instruments, Edinburgh, Schottland.

(ID:44947386)