Störfestigkeit untersuchen Vom Gerätetest zu einem IC-Testsystem, Teil 1

Die EMV-Anforderungen einzuhalten ist eine anspruchsvolle Aufgabe für den Entwickler. Im ersten Teil unserer Serie zeigen wir, wie die Störfestigkeit auf dem Niveau eines ICs untersucht wird.

Anbieter zum Thema

Langer EMV-Technik GmbH

Schulz-Electronic GmbH

PFLITSCH GmbH & Co. KG

Würth Elektronik eiSos GmbH & Co. KG

Die EMV-Anfroderungen einzuhalten gestaltet sich als eine immer anspruchsvollere Aufgabe. Dabei muss der Entwickler besonders auf die Störfestigkeit achten. Durch die erhöhten Anforderungen an die Störfestigkeit werden erhebliche zusätzliche Kosten bei der Geräteentwicklung und bei den Herstellungskosten verursacht. Mit Störfestigkeitstests an ASICs und ICs lässt sich gegensteuern. Aus den Ergebnissen der Störfestigkeitstests kann eine Vorselektion der ICs und ASICs für die Baugruppenentwicklung getroffen werden. Außerdem fließen die aus den Störfestigkeitstests resultierenden Erkenntnisse in die IC- und ASIC-Entwicklung ein und Entwickler können die Bauteile optimieren.

Bildergalerie

Bildergalerie mit 11 Bildern

In der Industrie werden bereits Testverfahren eingesetzt, um die Störfestigkeit von ICs und ASICs zu beurteilen. Das Konzept des Testverfahrens besteht darin, dass direkt an den Pins des zu testenden ICs Störimpulse angelegt werden. Die Form und Amplitude der Störpulse sind so gewählt, dass sie den Störbeeinflussungen entsprechen. Die Beeinflussung liegt typischerweise direkt an den Pins des ICs an, wenn ein Gerät einem genormten Störfestigkeitstest unterzogen wird oder sich in gestörter Umgebung befindet. Technische Ausrüstungen, Anlagen und Geräte werden im Betrieb hauptsächlich von pulsförmigen Störsignalen beaufschlagt. Entsprechend bilden die genormten Gerätetests beispielsweise die Funkenbildung an Schaltkontakten (Burst) oder elektrostatische Entladung (ESD) nach.

Störfestigkeit auf IC-Niveau untersuchen

Betrachtet wird dabei die Störfestigkeit im aktiven Betrieb, also das Verhalten von spannungsversorgten ICs, die ihre Funktion ausführen. Das Kriterium zum Bestehen des Tests ist die ungestörte Funktion. Infolge des Gerätetests oder Umgebungseinfluss an den ICs treten Spannungen und in deren Folge Ströme auf, die deutlich über den spezifizierten Maximalwerten der ICs liegen. Die Untersuchung der Störfestigkeit auf IC-Niveau hat den Vorteil, dass die Einflüsse des Gerätedesigns auf die EMV beispielsweise die Gestaltung des Leiterplattenlayouts, die Art und Belegung der Steckverbinder oder die Gehäusekonstruktion nicht betrachtet werden müssen.

Auch sind bei direkten IC-Störfestigkeitstests die parasitären Effekte weniger ausgeprägt als bei einem Gerätetest. Dadurch lassen sich die Testergebnisse besser reproduzieren. Mit einem speziellen Testsystem lässt sich die Störfestigkeit von ICs untersuchen.

Störfestigkeitstests mit pulsförmigen Störgrößen

Störfestigkeitstests mit pulsförmigen Störgrößen sind vor allem in technischen Anlagen und Geräten verbreitet. Die Prüflinge sind in ihrem Einsatzgebiet ebenfalls pulsförmigen Störgrößen ausgesetzt. Durch die Vernetzung und Zunahme elektronischer Produkte müssen die Geräte hinsichtlich der Störfestigkeit robust sein. Die Störpulse der relevanten Gerätetests für die Störfestigkeit (Burst- und ESD-Test) werden in den Normen beschrieben: IEC 61000-4-4 – Fast Transient Immunity Test (Burst).

Aus einem Quellwiderstand von 50 Ohm werden Pulse von mindestens ±2 kV mit einer Vorderflanke von 5 ns und einer Rückflanke von 50 ns (halbe Amplitude) an das Gerät angelegt. Aus diesen Pulsen setzen sich Burst-Pakete zusammen (Bild 1). IEC 61000-4-2 – Electrostatic Discharge Immunity Test (ESD). Aus einem Quellwiderstand von 330 Ohm werden Pulse von mindestens ±6 kV mit einer Vorderflanke von 0,7 ns und einer Rückflanke von 5 ns (halbe Amplitude) an das Gerät angelegt (Bild 2).

(ID:44253712)