Hardware-Schutz medizinischer Implantate Security-ASIC für den quantensicheren Herzschrittmacher

Wenn Quantencomputer künftig aktuelle Verschlüsselungen knacken, sind lebenswichtige Wearables akut gefährdet. Ein neues ASIC-Design des MIT schiebt dem nun einen Riegel vor: Der extrem sparsame Chip bringt Post-Quanten-Kryptografie direkt ins Implantat und bietet integrierten Hardware-Schutz gegen Power-Side-Channel-Attacken und Voltage-Glitching.

Drahtlose biomedizinische Geräte sind zunehmend vernetzt und greifen tief in die Privatsphäre und Gesundheit der Patienten ein. Damit sind sie ein kritisches Angriffsziel. Aktuelle Verschlüsselungsstandards werden durch künftige Quantencomputer kompromittiert, doch die sogenannten Post-Quantum-Cryptography-Verfahren (PQC) sind rechnerisch so aufwendig, dass sie die Batterien von Implantaten und Wearables in kürzester Zeit leersaugen würden.

Ein Team des MIT um die Doktorandin Seoyoon Jang und den renommierten Low-Power-Experten Prof. Anantha Chandrakasan haben nun eine Hardware-Lösung für dieses Dilemma präsentiert. Die Forscher entwickelten einen Security-ASIC auf Basis eines 28-nm-CMOS-Prozesses, der nicht größer als eine Nadelspitze ist.

Dual-PQC-Architektur

Der Chip erreicht eine 20- bis 60-fach höhere Energieeffizienz als bisherige PQC-Implementierungen und verbraucht lediglich 0,86 µJ pro Rechenoperation. Um das zu erreichen, nutzt die Architektur sogenanntes Ressource Sharing. Der Chip unterstützt gleich zwei verschiedene PQC-Schemata gleichzeitig. Anstatt für jedes Schema separate Hardware-Blöcke zu implementieren, teilen sich beide Verfahren denselben internen Speicher und dieselben Rechenwerke. Das spart wertvolle Chipfläche (Silicon Area) und reduziert die Leckströme drastisch. Das Dual-Design macht den Chip zudem zukunftssicher, falls eines der beiden PQC-Verfahren künftig geknackt werden sollte.

Zusätzlich integrierten die Entwickler einen True Random Number Generator (TRNG) direkt auf dem Die. Die native On-Chip-Erzeugung von geheimen Schlüsseln spart den enormen Energie-Overhead, der bei der Kommunikation mit externen TRNG-Bausteinen entstehen würde.

Besserer Schutz

Ein reiner algorithmischer Schutz reicht bei Implantaten oft nicht aus, da Angreifer potenziell physischen Zugang zum Gerät erlangen können. Die MIT-Entwickler implementierten daher gezielte Gegenmaßnahmen gegen Power-Side-Channel-Attacks. Bei diesen Angriffen versuchen Hacker, durch die Analyse minimaler Stromschwankungen auf kryptografische Schlüssel zu schließen. Da kontinuierliche Abwehrmaßnahmen extrem viel Energie kosten würden, greift der Schutz des ASICs gezielt nur bei jenen Rechenoperationen ein, die für Seitenkanalangriffe am anfälligsten sind.

Darüber hinaus verfügt das Design über eine Frühfehlersicherung. Wenn Angreifer versuchen, Fehler durch Glitching, wie etwa durch bewusste Manipulationen der Spannungsversorgung,zu provozieren, erkennt der Chip dies sofort und bricht die Operation ab. So werden nicht nur die Daten geschützt, sondern es wird auch verhindert, dass Energie für fehlerhafte, kompromittierte Berechnungen verschwendet wird.

Laut Jang und Chandrakasan, die bei diesem durch die US-Gesundheitsbehörde ARPA-H geförderten Projekt auch mit Medizinern des „Brigham and Women’s Hospital“ zusammenarbeiteten, eignet sich die neue ASIC-Architektur nicht nur für medizinische Sensoren, sondern lässt sich nahtlos auf andere energie- und ressourcenbeschränkte Anwendungen wie das industrielle IoT (IIoT) oder Smart Tags übertragen. (heh)

Wearable-Design

Ein biegsamer KI-Prozessor mit geringem Energieverbrauch

Mensch-Maschine-Schnittstelle

Lernende Wearables passen sich dem Nutzer an

(ID:50829171)