Fraunhofer IMS: Vertrauenswürdige eingebettete KI mit RISC-V

16.10.2019Redakteur: Richard Oed

Auf Basis der freien Befehlssatzarchitektur RISC-V entwickelte das Fraunhofer Institut für Mikroelektronische Schaltungen und Systeme einen Prozessor, der eine vertrauenswürdige eingebettete Künstliche Intelligenz möglich macht. Eine eigene Kryptoeinheit sorgt dabei für Sicherheit.

Anbieter zum Thema

Eurocircuits GmbH

SECO Northern Europe

Fraunhofer IMS Duisburg

Chip mit dem vom Fraunhofer IMS entwickelten Mikrocontroller-Kern auf Basis der RISC-V Befehlssatzarchitektur mit Krypto-Engine, analogem Schaltungsteil (Bias) sowie JTAG Test Access Port.
(Bild: Fraunhofer IMS)

Wissenschaftlerinnen und Wissenschaftlern des Fraunhofer Instituts für Mikroelektronische Schaltungen und Systeme (IMS) haben einen leistungsfähigen Mikrocontroller-Kern auf Basis der freien und quelloffenen RISC-V Befehlssatzarchitektur entwickelt und diesen um eine Hardwarebeschleunigung für Anwendungen der Künstlichen Intelligenz (KI) erweitert. „Zusammen mit unserem AIfES-Framework für embedded KI haben wir damit ein System für den Einsatz von künstlicher Intelligenz auf sensor- beziehungsweise aktornahen eingebetteten Systemen ermöglicht,“ erklärt Alexander Stanitzki, der zuständige Gruppenleiter für Mixed-Signal ICs am Fraunhofer IMS.

Das AIfES-(AI for Embedded Systems-)Framework für diesen Prozessor wurde dabei mit einem Hardware/Software-Co-Design-Ansatz passend zum RISC-V-Kern entwickelt. Letzterer wurde dann für die Prototypenerstellung und Leistungsabschätzung auf einem FPGA als Softcore implementiert. Die Optimierung der Chipfläche und der Energieaufnahme bezüglich der Programmgröße und der Performance erfolgte anschließend in einem ASIC-Workflow, wobei sowohl das FPGA-Softcore als auch der ASIC aus derselben Codebasis erzeugt wurden. Zusätzlich zum AIfES-Framework arbeitet das Fraunhofer IMS an einer Portierung von Tensorflow Lite, einer quelloffenen Bibliothek für tiefes Maschinelles Lernen.

Bildergalerie

Basierend auf der freien RISC-V Befehlssatz-Architektur hat das Fraunhofer IMS einen leistungsfähigen Mikrocontroller-Kern entwickelt, der eine sichere Anwendung der Künstlichen Intelligenz in Sensoren ermöglicht.

Verschiedene Aktivierungsfunktionen werden unterstützt

Verwendet wird beim Prozessorkern eine Untermenge der RISC-V Standarderweiterung für Vektoroperationen (V). Diese wurde auf wenige notwendige Vektorlängen und Datentypen reduziert, um die bei klassischen Neuronalen Netzwerken häufig vorkommenden Vektor- und Matrixmultiplikationen effektiv zu unterstützen. Für verschiedene Aktivierungsfunktionen wie Sigmoid und ReLu (Rectifier Linear Unit) kommen beschleunigte Befehle zum Einsatz, die über ein Coprozessor-Interface zuschaltbar sind, wie es ähnlich im PicoRV32 Verwendung findet.

Zuverlässige Verschlüsselung der Daten

Zum Schutz der KI-Algorithmen und Lerndaten vor einem Diebstahl geistigen Eigentums können die Chips mit einer hardwareseitigen Firmware-Verschlüsselung ausgestattet werden. Die Prozessoren schützen hierbei ihren Speicherinhalt mittels einer eingebauten Kryptoeinheit gegen Zugriffe von außen. Die sicheren Schlüsselspeicher basieren dabei auf sogenannten „Physical Unclonable Functions“ (PUF). Bei diesen werden die statistischen Fertigungsschwankungen spezieller Strukturen im Chip ausgewertet und für die Erzeugung kryptographischer Schlüssel verwendet. Diese können als eine Art Silicon-ID dienen, also als eine bei der Herstellung automatisch entstehende eindeutige Kennzeichnung des Prozessors. Darüber hinaus sind die integrierten PUFs parametrisierbar und sind daher auch in Challenge-Response-Verfahren einsetzbar.

Für die Kommunikation bieten die Chips eine Hardware-Beschleunigung für die populärsten Verschlüsselungsverfahren. Dazu implementierten die Wissenschaftler die XCrypto Befehlssatzerweiterung. Diese speziell auf software-basierte kryptographische Verfahren ausgelegte und nicht standardisierte Erweiterung besitzt den Vorteil einer klaren Trennung zwischen dem sicherheitsrelevanten Architekturteil mit eigenem Registersatz und gegebenenfalls eigenem Speicherinterface und dem Standard-Datenpfad.

Der modulare Aufbau des Prozessorkerns ermöglicht zudem eine geringe Energieaufnahme. Damit ist er in integrierten Sensor-ICs einsetzbar und kann dort einerseits Aufgaben wie Anomalieerkennung, Regressionsanalysen oder Klassifizierungen übernehmen, aber auch als Ersatz für klassische Regler dienen.

Softcores sind bereits verfügbar

Das Fraunhofer IMS erweitert mit dieser Entwicklung sein Angebot für vertrauenswürdige Hardware (Trusted Electronics) auf den Bereich der eingebetteten Künstlichen Intelligenz und setzt dabei auf offene Standards wie RISC-V. Für die Evaluierung kann das IMS Softcores für diverse FPGA-Plattformen sowie optimierte Software-Bibliotheken zur Verfügung stellen. Chips sind ab dem Frühjahr 2020 verfügbar und die Integration in kundenspezifische ASIC-Entwicklungen ist ab sofort möglich. Dies beinhaltet die Option, den RISC-V-Kern um eigene Module zu erweitern.

Mit RISC-V lassen sich Cores und Prozessoren entwickeln, die genau die Befehle enthalten, die für eine bestimmte Applikation nötig sind. (Clipdealer)

Mit Machine Learning für Sensoren lässt sich eine Handschriften- und Gestenerkennung realisieren. Eine Zahl wird hierbei über ein Touchpad geziechnet und von einem Mikrocontroller erkannt und ausgegeben. (Fraunhofer IMS)

InCore Semiconductor stellt zwei neue RISC-V Kerne vor und kündigt Erweiterungen für künstliche Intelligenz, Sicherheit und Fehlertoleranz an. (Clipdealer)

(ID:46185912)