Wenn die Test- und Messtechnik embedded spricht

Anbieter zum Thema

MicroConsult Academy GmbH

MES Electronic Connect GmbH & Co. KG

Cadlog Group

GÖPEL electronic GmbH

Der Wandel zum Embedded System Access (ESA)

Moderne Gigabit Analyzer versuchen dieses Problem quasi durch Entzerrung beizukommen und kalkulieren den Einfluss der Probe ein. Die real verursachten Anomalien sind jedoch nur in der Wechselwirkung von elektrischen Eigenschaften des Probe-Targets und der Probe präzise und analytisch berechenbar und bleiben daher im Verborgenen.

Dabei ist die Höhe der Übertragungsfrequenz die entscheidende Größe. Da diese immer weiter zunimmt, sind die Anomalien immer größer. Die externen Instrumente stoßen dabei an eine natürliche Grenze. Eine Betrachtung aus der Sicht des zu analysierenden Designs führt zur Erkenntnis: Wir sehen nicht, was das Silizium sieht und das wird zunehmend problematisch.

Eine Analyse der derzeit vorherrschenden Zugriffsstrategien offenbart eine Dreiteilung in die Klassen:

• Native Connector Access (natürlicher Zugriff über die designintegrierten I/O)

• Intrusive Board Access (künstlicher Zugriff über Nadeln und Proben)

• Embedded System Access (natürlicher Zugriff über designintegrierten Testbus)

Die Klassen schließen sich nicht gegenseitig aus, sondern können ergänzend genutzt werden. Im Licht der bisher beschriebenen Probleme ist vor allem der Embedded System Access [1] eine wegweisende Technik. Die Wurzeln liegen hier bereits über 20 Jahre zurück und haben ihren Ursprung im Boundary-Scan-Verfahren, welches 1990 als IEEE1149.1 [2] normiert wurde. Durch Entwicklungen umfasst ESA heute eine Vielzahl von nichtintrusiven Technologien zum Validieren, Testen, Debuggen und Programmieren. Dazu zählen insbesondere:

• Boundary Scan Test (IEEE1149.1/4/6/7)

• Processor Emulation Test (PET)

• Chip Embedded Instrumentation (IJTAG/IEEEP1687)

Als Kerngedanke folgt ESA der Idee, den taktilen Zugriff durch einen im Silizium integrierten Zugriff zu ersetzen. Dabei verfügt jede ESA-Technologie im Prinzip über eine aufgabenspezifische Pin-Elektronik, welche über einen Testbus angesteuert wird. Testfunktionen oder Programmierungen lassen sich direkt im System ausführen. Das Zielsystem kann dabei ein Chip, ein Board oder eine ganze Unit sein. Dadurch kann der Embedded System Access prinzipiell beim V-Modell und im gesamten Produktlebenszyklus verwendet werden.

Durch die Transformation entsteht eine Infrastruktur mit drei Schichten. Dazu gehören der Testbus (typischerweise JTAG) als Steuermedium, die Pinelektronik als Interface zum Target sowie die zu validierenden bzw. zu testenden Elemente der Unit Under Test (UUT). Die Pinelektronik wird getrieben durch Boundary Scan, den Prozessor sowie durch Chip integrierte Instrumente. Chip Embedded Instruments sind im Grunde genommen im IC integrierte Test- und Measurement IP (Intellectual Properties), welche über den Testbus angesteuert werden. Dabei kann das IC zusätzlich über Boundary Scan verfügen.

Zu den Instrumenten gehören: Spannungsmesser, Frequenzmesser, Temperaturmesser, Bit Error Rate Tester (BERT) für highspeed Signale, Impulszähler, Logic Scopes, RAM-Tester, Built-In Self-Test Schaltungen und In-System-Programmer. Die IP selbst sind entweder fest in einem Chip integriert (Hardmacro), können aber auf Basis von Field Programmable Gate Arrays (FPGA) auch temporär im System aktiviert werden (Softmacro).

Da sich alle Instrumente entweder seriell oder auch parallel ansteuern lassen, gewinnt der Anwender umfassenden Einblick in die zu testende Schaltung und sieht, was das Silizium sieht. Als Übertragungsmedium für die Daten- und Steuerkommandos fungiert der JTAG-Testbus, das mit einem JTAG-Controller verbunden ist, welcher durch die Systemsoftware angesteuert wird. Chip Embedded Instruments sind im Grunde genommen keine neue Erfindung, werden sie doch bereits seit Jahren bei Chiptests in Form von Built-In-Self-Test-IP eingesetzt. Allerdings waren bisher diese IP zugriffsseitig nicht standardisiert, was der derzeit in Entwicklung befindliche Standard IEEE1687 (IJTAG) [5], oder IEEE1149.1-2013 [6] ändern wird.

Softcore-Programmierung mit einem FPGA

Verstärkt in den Mittelpunkt des Interesses gerückt sind in letzter Zeit die FPGA Embedded Instruments auf Basis von Softcores. Sie ermöglichen Strategien wie FPGA Assisted Test (FAT) bzw. FPGA Assisted Programming (FAP). Auf Basis der Schaltung und der Messaufgabe wird ein entsprechendes IP per JTAG in den Target-FPGA geladen, konfiguriert, angesteuert und nach der Beendigung des Jobs wieder entfernt. Es existieren bereits Testsysteme zum automatisierten Handling dieser Prozesse.

Allerdings unterscheiden sich diese grundsätzlich in der Art der IP-Generierung. Dabei geht es im Kern um die Verbindung eines vorhandenen IP mit den entsprechenden Signalpins (IP to Pin). Traditionelle Systeme erfordern hierfür einen separaten Syntheselauf, was bei interaktiven Debugprozessen sehr aufwendig und unflexibel ist. Demgegenüber arbeitet die ChipVORX-Technologie [7] durch ein spezielles Verfahren synthesefrei und kann sich über Rekonfiguration binnen Bruchteilen von Sekunden adaptieren. Dabei wird auf die gleiche Projektdatenbasis und das gleiche Ausführungssystem aufgesetzt wie bei Boundary Scan.

Hinzu kommen mehr als 300 vorkonfektionierte IP und es werden führende FPGA-Plattformen unterstützt. Gegenüber Boundary Scan kann dadurch die Flash-Programmierung bis zu 75x schneller ablaufen oder der RAM-Zugriffstest um den Faktor 20 beschleunigt werden.

Quellen

[1] Thomas Wenzel / Heiko ehrenberg – The paradigm change for electrical test

White Paper, GOEPEL electronics, 2012

[2] IEEE Std.1149.1-2001, Standard Test Access Port and Boundary Scan Architecture

[3] Heiko Ehrenberg / Thomas Wenzel – Combining Boundary Scan and JTAG Emulation for advanced structural test and diagnostics,

White Paper, GOEPEL electronics, 2009

[4] IEEE Std. 1149.7-2009 – Standard for Reduced-Pin and Enhanced-Functionality Access Port and Boundary Scan Architecture

[5] IEEE Std. P1687, standard for Access and Control of Instrumentation Embedded within a Semiconductor Device.

[6] IEEE Std. 1149.1 – 2013, Standard Test Access Port and Boundary Scan Architecture

[7] ChipVORX Technologie, Produktprospekt, GÖPEL electronic, 2012

* Thomas Wenzel ist Mitgründer und geschäftsführender Gesellschafter der Göpel electronic GmbH und leitet die Abteilung JTAG/Boundary Scan.

(ID:42293144)