Weiterentwicklungen für schneller schaltende Designs

Anbieter zum Thema

ET System electronic GmbH

Heitec AG

IBR Leiterplatten GmbH & Co. KG

Toshiba Electronics Europe GmbH

Höhere Integration durch neue Halbleiterprozesse

MOSFET-Hersteller, die neue Halbleiterprozesse für kleinere Chip-Größen verwenden, ohne dabei die Performance zu beeinträchtigen, können so auch eine höhere Integration erzielen. Anwendungen wie Wechselrichter und Vollbrücken-Schaltnetzteile verlangen schnelles Schalten, das FRDs (Fast-Recovery-Dioden) erforderlich macht, um minimale Schaltverluste zu garantieren.

Platzeinsparungen durch den DTMOS-IV-Prozess eröffnet die Möglichkeit, die FRD in den Aufbau des MOSFETs zu integrieren, ohne ein größeres Gehäuse erforderlich zu machen. Damit verringert sich die Bauteilanzahl, Entwickler können Platz einsparen und die Zuverlässigkeit von Schaltdesigns verbessern.

Bildergalerie

Zu beachten ist, dass die meisten Hersteller in ihren Datenblättern die Sperrerholzeit (Reverse Recovery Time) des MOSFETs bei Raumtemperatur angeben. Das Schaltverhalten bei höheren (eher gängigen) Temperaturen bleibt unerwähnt. Toshibas DTMOS-IV-Prozess bietet eine sehr gute Sperrerholzeit t_rr bei hohen Temperaturen.

Bild 3 zeigt die Testergebnisse für den TK16A60W5 im Vergleich zu einem Baustein eines anderen Anbieters mit der gleichen Sperrerholzeit t_rr bei einer Kanaltemperatur von 25 und 150 °C. Der leistungsfähigste DTMOS-IV-MOSFET mit integrierter FRD wird der neue Halbleiter TK62J60W5 sein: Es ist ein 600-V-Baustein im TO-3P(N)-Gehäuse, das Drain-Ströme von über 60 A unterstützt. Der Baustein bietet einen typischen R_DS(on) von nur 0,036 Ω; die typische Sperrerholzeit t_rr beträgt lediglich 170 ns.

Zukünftige Produkte für viele neue Anforderungen

Der Ausbau des DTMOS-IV-MOSFET-Angebots wird in den kommenden Monaten fortgesetzt. Die neuen Bausteine erfüllen verschiedene Anforderungen hinsichtlich Spannung, Leistung, Größe und Zuverlässigkeit. Zu den ersten Neuvorstellungen zählen MOSFETs mit einer höheren Nennspannung von 650 V, eine Version des TK62J60W5 im TO-247-Gehäuse und die ersten 600-V-DTMOS-IV-MOSFETs im Small Outline/Low-Profile-DFN-Gehäuse (Bild 4).

Für kompakte Netzteildesigns eignen sich die 8 mm x 8 mm kleinen DFN-MOSFETs, da sie 20% weniger Platz auf der Leiterplatte einnehmen als D2PAK-Bausteine. Die Bauhöhe von 0,85 mm bedeutet, dass ein DFN-MOSFET fast dreimal flacher als ein herkömmlicher DPAK-Baustein und über fünfmal flacher als ein D2PAK-MOSFET ist. Die neuen Bausteine enthalten eine FRD und bieten eine t_rr von nur 100 bis etwa 135 ns.

Die ersten Bausteine, die im DFN-Gehäuse auf den Markt kommen, bieten maximale Nennströme von 15,8 bis 30 A und einen niedrigen maximalen R_DS(on) von 0,23 bis 0,099 Ω. Wie die anderen DTMOS-IV-MOSFETs bieten auch die neuen Bausteine eine optimierte Gate-Drain-Kapazität, die eine noch bessere dv/dt-Schaltsteuerung ermöglicht. Damit lässt sich Ringing in schnell schaltenden Schaltkreisen unterdrücken.

* Michael Piela ist Sr. Product Marketing Engineer im Bereich Power Semiconductors European Marketing & Engineering bei Toshiba Electronics Europe (TEE).

(ID:42511415)