Unhackbare RISC-V-CPU: Neuer Chip stoppt Angriffe, bevor sie beginnen

Anbieter zum Thema

congatec GmbH

NetModule AG

Eine neuartige Prozessorarchitektur auf RISC-V-Basis soll proaktiv vor beliebigen Bedrohungen schützen. Mit 20 Hz verändert sie zufällig eigenen Code und verarbeitete Daten. Bisherige Update-Strategien mit nachgeschobenen Patches wären damit überflüssig.

Morpheus wird die Matrix der Hacker zerschlagen! Der gleichnamige Prozessor blockiert potenzielle Angriffe, indem er wichtige Bits seines eigenen Mikrocodes und der verarbeiteten Daten 20-mal pro Sekunde verschlüsselt und zufällig neu anordnet. Selbst die schnellsten automatisierten elektronischen Hacking-Techniken sollen damit überfordert sein, von menschlichen Hackern ganz zu schweigen. Davon gehen zumindest die Wissenschaftler rund um Professor Todd Austin an der University of Michigan in Ann Arbor aus, die den Chip auf Basis der quelloffenen Befehlssatzarchitektur RISC-V entwickelt haben.

„Der heutige Ansatz, Sicherheitslücken einzeln zu beseitigen, ist zum Scheitern verurteilt“, sagt Austin, der U-M-Professor für Informatik und Ingenieurwesen an der Uni Michigan ist und die neuartige Architektur maßgeblich entwickelt hat. Weltweit würden permanent Computerprogramme geschrieben, und „solange es neuen Code gibt, wird es neue Fehler und Sicherheitslücken geben“. In diesem Katz-und-Maus-Spiel haben bislang tatsächlich immer wieder Cyberkriminelle die Oberhand. Besonders Zero-Day-Lücken, also Schwachstellen, die nur Hackern bekannt sind, stellen ein enormes Risiko für die IT-Sicherheit dar und sind bei kriminellen Software-Profis besonders beliebt. Darüber können sie oft unbemerkt in Computersystem eindringen.

Bildergalerie

Morpheus läutet neue Zeitrechnung in der Computersicherheit ein

Ein Ausweg aus dieser Misere soll Morpheus ebnen: „Selbst wenn ein Hacker einen Fehler findet, verschwinden die von ihm benötigten Informationen nach nur 50 Millisekunden“, erklärt Austin. Kritische Programmressourcen würden unablässig in einem Prozess mit der Bezeichnung „Churn“ randomisiert. Dadurch könne Morpheus proaktiv vor Bedrohungen schützen. „Stell dir vor, du versuchst, einen Rubiks-Cube-Zauberwürfel zu lösen, der sich jedes Mal neu anordnet, wenn du blinzelst“, veranschaulicht Austin Morpheus Fähigkeiten. „Er macht den Computer zu einem unlösbaren Rätsel!“

Dank dieser Eigenschaft könne Morpheus Basis für bessere Daten- und Informationssicherheit bilden – und gleich noch das bisher übliche Verfahren von nachgeschobenen Patches obsolet machen. Dieses hat den offensichtlichen Nachteil, dass Hersteller ihre Produkte erst absichern können, nachdem Sicherheitslücken aufgedeckt werden. In vielen Fällen ist dies einfach zu spät – das zeigen immer wieder spektakuläre Hacks.

In dem von der DARPA, der US-amerikanischen Organisation für Forschungsprojekte der Verteidigung, finanzierten Projekt hat Austins Team einen Prototypen des Morpheus-Prozessors entwickelt. Nach eigenen Angaben konnte sich dieser erfolgreich gegen jede bekannte Variante von Kontrollflussangriffen (Control-Flow Attacks) verteidigen, „eine der gefährlichsten und am weitesten verbreiteten Techniken von Hackern“, lässt Austin wissen.

Schwachstellen-tolerante Sicherheitsarchitektur

Die Technologie könnte laut Austin in einer Vielzahl von Anwendungen eingesetzt werden, von Laptops und PCs bis hin zu Internet of Things-Geräten, bei denen eine einfach handhabbare und zuverlässige Sicherheit immer wichtiger wird.

Bereits Angriffe auf Computer in Büros und Rechenzentren führen immer wieder die Gefährlichkeit von Cyberangriffen vor Augen. „Doch Angriffe auf Computer in Autos, in Smart Locks oder sogar in Körperimplantaten können Menschen noch viel größeren Risiken aussetzen“, verdeutlicht Austin. Bei Morpheus sei hingegen die Sicherheit in die Hardware integriert. Durch die ständige Randomisierung sei es praktisch unmöglich, Schwachstellen aufzudecken und auszunutzen.

Undefinierte Semantik ist der Schlüssel zu mehr Sicherheit

Trotzdem sei Morpheus für Softwareentwickler und Endanwender transparent, verspricht Austin. „Das liegt daran, dass die Architektur sich auf die Zufallsgenerierung von Datenbits konzentriert, die als ‚undefinierte Semantik‘ bekannt sind.“ Undefinierte Semantik seien quasi die Randbereiche einer Computerarchitektur – zum Beispiel die Position, das Format und der Inhalt des Programmcodes. Gleichzeitig sei undefinierte Semantik ein ganz grundlegender Teil einer Prozessorarchitektur, mit dem Programmierer in der Regel nicht in Berührung kommen. „Hacker hingegen können sie per Reverse-Engineering rückentwickeln, um Schwachstellen aufzudecken und einen Angriff zu starten“, erklärt der Wissenschaftler.

Die Rate, mit der der Morpheus-Chip Daten randomisiert, lässt sich laut Austin variieren, um die richtige Balance zwischen maximaler Sicherheit und minimalem Ressourcenverbrauch zu finden. Für den Demonstrationsprozessor hätte man eine Churn-Rate von 20 Hz beziehungsweise 50 Millisekunden gewählt, weil der Chip damit mehrere tausend Mal schneller sei als selbst die schnellsten elektronischen Hacking-Techniken. Gleichzeitig würde die Verarbeitungsleistung des Chips für eigentliche Aufgaben um nur etwa 1% verlangsamt. Die Architektur beinhaltet demnach auch einen Angriffsdetektor, der nach anstehenden Bedrohungen sucht und die Churn-Rate erhöht, wenn er erkennt, dass ein Angriff unmittelbar bevorsteht.

RISC-V als flexible Basis des Morpheus-Chips

Der auf der „ACM International Conference on Architectural Support for Programming Languages and Operating Systems“ vorgestellte Demonstrations-Chip samt Forschungs-Paper basiert auf RISC-V. Die Open-Source-ISA wird häufig in der Forschung eingesetzt, da sie flexibel anpassbar ist und keine Lizenzgebühren anfallen. Ob die Architektur auch für batteriebetriebene Edge-Geräte geeignet ist, die in der Regel nur sehr wenig Energie aufnehmen dürfen, lässt sich bislang noch nicht absehen.

Aktuell arbeitet Austin daran, die Morpheus-Technologie über Agita Labs zu vermarkten – einem von Austin und Valeria Bertaccogegründeten Startup-Unternehmen. Bertacco ist ebenfalls U-M-Professorin für Informatik und Ingenieurwesen an der Michigan University und Mitautorin des Papers. Weitere an dem Projekt und Paper beteiligten Forscher sind der U-M-Informatiker und Ingenieurassistent Professor Baris Kasikci, die Informatik- und Ingenieurassistenten Mark Gallagher, Lauren Biernacki, Zelalem Birhanu Aweke, Salessawi Ferede Yitbarek und Misiker Tadesse Aga; Shibo Chen, Bachelor für Informatik am College of Literature, Science, and the Arts und Doktorand in Informatik und Ingenieurwesen; Mohit Tiwari und Austin Harris an der University of Texas; und Sharad Malik und Zhixing Xu an der Princeton University.

Wie funktioniert RISC-V? Grundlagen der offenen Befehlssatzarchitektur

MIPS goes Open Source: Erste Module der RISC-Architektur jetzt frei verfügbar

Welterster FOC-Motorcontroller mit RISC-V als Single-Chip-Lösung

(ID:45930472)