Forschungsprojekt Chip Foil Packages Chipgehäuse unter 150 µm sollen in Rolle-zu-Rolle-Fertigung entstehen

Fraunhofer EMFT, Fraunhofer IZM und die japanische Yamagata University entwickeln Fertigungsverfahren für ultradünne, biegbare Chipgehäuse. Im Projekt sollen Packaging, gedruckte Leiterstrukturen und Verkapselung in einer skalierbaren Prozesskette zusammengeführt werden.

Flexible Elektronik stellt besondere Anforderungen an das Halbleiter-Packaging. Während sich Leiterstrukturen bereits auf dünnen Folien realisieren lassen, bleiben die elektronischen Bauteile und insbesondere ihre Gehäuse oft vergleichsweise starr. Das erschwert dann etwa die Integration in medizinische Sensorpflaster, die sich den Bewegungen der Haut anpassen müssen, oder in flexible Sensorfolien für Robotergreifer.

An dieser Stelle setzt das Forschungsprojekt Chip Foil Packages (CFP) an, das vom Fraunhofer-Institut für Elektronische Mikrosysteme und Festkörper-Technologien EMFT, vom Fraunhofer-Institut für Zuverlässigkeit und Mikrointegration IZM sowie von der japanischen Yamagata University initiiert wurde. Die Forscher wollen im Rahmen ihrer Arbeit Chip-Foliengehäuse mit einer Gesamtdicke von weniger als 150 µm entwickeln. Diese sollen elektronische Funktionen schützen und gleichzeitig mechanisch flexibel bleiben. Zum Vergleich: Handelsübliches Druckerpapier ist etwa 100 µm dick.

Von gedruckten Leiterstrukturen zum verkapselten Chip

Im Mittelpunkt steht nicht allein die Miniaturisierung der Gehäuse, sondern auch die Entwicklung einer durchgängigen Fertigungsprozesskette – was bringen schließlich miniaturisierte Gehäuse, wenn sie nicht in Serie gefertigt werden können? Die Fertigungskette soll die Herstellung hochauflösender Leiterstrukturen mit leitfähigen Tinten, die Montage ultradünner Halbleiterchips sowie deren Verkapselung und Zuverlässigkeitsprüfung umfassen.

Die beteiligten Forschungseinrichtungen bringen dafür unterschiedliche Kompetenzen ein. An der Yamagata University beschäftigt sich ein Team mit nachhaltigen Druckmaterialien und leitfähigen Tinten, während am Fraunhofer EMFT an der Integration der Prozesse in eine kontinuierliche Folienfertigung gearbeitet wird. Das Team des Fraunhofer IZM schließlich steuert seine Erfahrung bei der Verkapselung elektronischer Komponenten sowie bei Zuverlässigkeitsuntersuchungen und Nachhaltigkeitsanalysen bei.

Eine zentrale Herausforderung ist dabei die mechanische Beanspruchung. Anders als konventionelle Chipgehäuse müssen die neuen Packages wiederholte Biegebewegungen tolerieren, ohne dass elektrische Verbindungen oder Schutzfunktionen beeinträchtigt werden. Gleichzeitig sollen die integrierten Chips gegen Feuchtigkeit und Temperaturschwankungen geschützt bleiben.

Rolle-zu-Rolle-Fertigung soll Skalierung ermöglichen

Eine Schlüsselrolle spielt die Rolle-zu-Rolle-Pilotlinie des Fraunhofer EMFT. Sie ermöglicht es, flexible Substrate kontinuierlich zu verarbeiten, statt einzelne Folien nacheinander zu bearbeiten. Das Projekt untersucht entsprechend, wie sich die verschiedenen Fertigungsschritte auf einer solchen Plattform kombinieren lassen. Dabei geht es neben der technischen Machbarkeit auch um die spätere Wirtschaftlichkeit und den Ressourcenverbrauch.

Die angestrebte Skalierbarkeit ist entscheidend: Flexible Elektronik lässt sich zwar bereits in unterschiedlichen Anwendungen demonstrieren, für eine breite industrielle Nutzung werden jedoch reproduzierbare und wirtschaftliche Fertigungsverfahren benötigt. (sb)

(ID:50996259)