Anbieter zum Thema

MES Electronic Connect GmbH & Co. KG

Standardisierte Qualifikationsmethodik

Zwei Normungsorganisationen, deren Methoden bei der Qualifikation von Silizium-Leistungshalbleitern große Verbreitung erlangt haben, sind der Joint Electron Device Engineering Council (JEDEC) und der Automotive Electronics Council (AEC). Ihre Standards spezifizieren eine Vielzahl von Tests, die sich in drei Kategorien (ESD, Package und Device) einteilen lassen.

Da sich die Anforderungen in Sachen ESD (Electrostatic discharge; elektrostatische Entladung) aus der Handhabung begründen, sind hinsichtlich der ESD-Qualifikation keine Änderungen zu erwarten. Die Gehäuse-Tests (Package) dürften Ähnlichkeit mit jenen von Silizium-Bauelementen haben, wobei die Ausfälle bis auf die Grundursache zurückverfolgt werden, um etwaige unerwartete Ausfallmechanismen aufzudecken.

Bildergalerie

Bildergalerie mit 6 Bildern

Die Ähnlichkeit rührt daher, dass sich Aspekte wie etwa Gehäusespannungen, Wechselwirkungen an der Bondstelle und dergleichen nicht unterscheiden, da die seit jeher bei Silizium verwendeten Back-End-Verarbeitungsverfahren auch bei GaN zum Einsatz kommen. Neu und somit von besonderer Bedeutung ist dagegen die Kategorie Device (Bauelement). Die folgenden Abschnitte beschreiben die standardmäßige Silizium-Qualifikationsmethodik und gehen darauf ein, wie sie sich für GaN anpassen lassen könnte.

Für die Qualifikation von Silizium-Bauelementen läuft der Standard-Belastungstest über 1000 Stunden bei einer Sperrschichttemperatur von mindestens 125 °C. Unter Zugrundelegung einer Aktivierungsenergie von 0,7 eV ergibt sich ein Temperaturbeschleunigungsfaktor von 78,6. Ein 1000-stündiger Stresstest bei einer Sperrschichttemperatur (Tj) von 125 °C entspricht damit einer neunjährigen Nutzungsdauer bei Tj = 55 °C. Die Qualifikation der Bauelemente erfolgt bei ihrer maximalen Betriebsspannung.

Bei diskreten Leistungs-FETs werden hierfür mindestens 80% der angegebenen minimalen Durchbruchspannung angesetzt. Somit wird in die Bedingungen des Qualifikationstests keine Spannungsbeschleunigung aufgenommen, sondern die Zeitraffung erfolgt allein über die Temperatur. Dies hat wichtige Konsequenzen für Leistungs-Bauelemente, da Tj bei ihnen üblicherweise größer als 55 °C ist und eher über 75 °C liegt. Die Norm sieht außerdem vor, dass drei Fertigungslose mit je 77 Bauelementen den Stresstest ohne Ausfälle überstehen müssen.

Das Kriterium von null Ausfällen bei 231 Bauelementen bedeutet, dass der LTPD-Wert (Lot-Tolerant Percent Defective) eins beträgt. Man kann also mit 90%-iger Sicherheit sagen, dass weniger als 1% der Bauelemente eines Loses unter den extrapolierten Belastungs-Bedingungen einen Defekt aufweisen. Dies entspricht einer Nutzungszeit von neun Jahren bei 55 °C und maximaler Betriebsspannung. Die anfängliche maximale FIT-Rate (Failure in Time) von ungefähr 50 FITs bei Tj = 55 °C wird ebenfalls aus dem Resultat von null Ausfällen bei 231 Einheiten mit einer Aktivierungsenergie von 0,7 eV hergeleitet.

Allerdings gibt es zusätzlich zu den statischen Prüfungen auch einen dynamischen Test, der eher vage so definiert ist: „Die Bausteine können in einer dynamischen Betriebsart betrieben werden“. Das Fehlen einer wirklichen Prüfvorschrift hängt mit der Schwierigkeit zusammen, einen Test zu spezifizieren, der einer breiten Palette sich ständig weiterentwickelnder Anwendungen und Technologien entspricht.

Ein vorgegebener Stresstest entspricht möglicherweise nicht den Rahmenbedingungen beim tatsächlichen Einsatz, sodass er entweder falsche Fehlermeldungen hervorbringt oder nicht in der Lage ist, echte Ausfallmechanismen zu beschleunigen.

Im Fall der Silizium-FETs hat sich die Glaubwürdigkeit der Qualifikationsmethodik in vielen Jahren des praktischen Einsatzes bestätigt. Bei neuen Technologien wie GaN ist stattdessen der Bauelementehersteller in der Pflicht, den Nachweis dafür zu erbringen, dass die verwendeten dynamischen Tests den tatsächlichen Einsatz richtig vorhersagen. Wichtig ist deshalb die Entwicklung anwendungsrelevanter Stresstests, mit denen sich die Zuverlässigkeit unter den im praktischen Einsatz herrschenden Bedingungen validieren lässt.

Schließlich sind die Bedenken zu erwähnen, dass GaN nicht Avalanche-fest ist. Anders ausgedrückt: werden die Bauteile bis in den Durchbruch getrieben, bedeutet dies ihre Zerstörung. Dieser Frage muss auf den Grund gegangen werden – insbesondere für Hochspannungs-Anwendungen wie etwa PFC-Schaltungen zur Leistungsfaktor-Korrektur, in denen die Bauelemente möglichen Überspannungs-Ereignissen beispielsweise durch Blitzeinschlag in Stromleitungen ausgesetzt werden können.

(ID:43883721)