Entwickler-Leitfaden für hochwertiges Leiterplattendesign

Anbieter zum Thema

Beta LAYOUT GmbH

Precoplat Präzisions-Leiterplatten-Technik GmbH

Eurocircuits GmbH

Pinnacle Marketing Communications Ltd

Thermisch leitfähige Ebenen senken die Wärmeverteilung

Die vom IC erzeugte Wärme wird vom Baustein in die Kupferlagen der Leiterplatte übertragen. Das ideale Thermal Design führt zu einer Leiterplatte, auf der die Temperatur überall gleich ist. Die Kupferdicke, Anzahl der Lagen, Kontinuität der Wärmepfade und die PCB-Fläche haben direkten Einfluss auf die Betriebstemperatur der Bauteile.

Das Bild 4 zeigt, wie eine effiziente Wärmeverteilung die Hitze gleichmäßig von der Wärmequelle an alle freiliegenden Flächen auf der Leiterplatte verteilen kann. Bei einer gleichmäßigen Wärmeverteilung gilt folgende Gleichung zur Bestimmung der Oberflächentemperaturen: P=(Heat_CONVECTION)x(Area)xΔT

• P = auf dem Board abgeführte Wärmeleistung

• Area = Fläche (x-Achse mal y-Achse)

• ΔT = Oberflächentemperatur - Umgebungstemperatur

• Heat_CONVECTION – Konvektionskonstante

Bei der Bauteilplatzierung sollte nach folgender Reihenfolge vorgegangen werden: Anschlüsse, Versorgungsschaltkreise, empfindliche und Präzisions-Bauteile, kritische Schaltkreiskomponenten und dann der Rest. An diesem Punkt wird der Stromlaufplan um jedes Bauteil auf der Leiterplatte erstellt und vollständig zusammen verbunden.

Die Routing-Priorität für den Schaltkreis wird über den Leistungsbedarf, die Störanfälligkeit oder Rauschgenerierung sowie die Routing-Fähigkeit festgelegt. Generell werden Leiterbahnbreiten mit 10 bis 20 mils Breite für Ströme von 10 bis 20 mA angelegt und 5 bis 8 mils Breite für Ströme von weniger als 10 mA. Hochfrequenzsignale (>3 MHz) und sich schnell ändernde Signale sollten beachtet werden, wenn ein Routing entlang von Knoten mit hoher Impedanz erfolgt.

An diesem Punkt sollte das Layout vom leitenden Entwickler überprüft werden. Eine Feinabstimmung der physikalischen Platzierungen und Routing-Pfade sollte iterativ erfolgen, bis der Schaltkreis hinsichtlich aller Designvorgaben optimiert ist.

Anzahl der Lagen hängt von den Leistungspegeln ab

Denken Sie daran, dass die Anzahl der Lagen von den Leistungspegeln und der Komplexität abhängt. Lagen sollten paarweise hinzugefügt werden, da die Kupferschichten auf diese Weise produziert werden. Wichtige Faktoren, die den Betrieb beeinflussen, sind das Routing der Versorgungssignale und Ebenen, das Erdungsschema und die Fähigkeit des Boards, wie beabsichtigt eingesetzt zu werden.

Abschließend erfolgt eine Überprüfung, ob empfindliche Knoten und Schaltkreise vor Störquellen entsprechend geschirmt sind, ob Lötmasken zwischen Pins und Vias existieren und ob der Siebdruck klar und präzise ist. Beim Lagenaufbau wird die erste innere Lage unter der Bauteilseite als Masse zugewiesen. Die Versorgungsebenen werden auf andere Lagen verteilt. Der Lagenaufbau erfolgt so, dass das Board in Bezug auf den Mittelpunkt der z-Achse ausbalanciert ist.

Etwaige Bedenken des PCB-Entwicklers sollten bei den Bewertungen in Betracht gezogen werden. Die Leiterplatte sollte aufgrund des Feedbacks aus diesen Betrachtungen angepasst werden. Dabei müssen bei jeder Bewertung Änderungslisten erstellt und geprüft werden, solange bis das Board fertig ist.

Während aller Layout-Phasen sollte das Design mithilfe des Design Rule Checker (DRC) fehlerfrei gehalten werden. Der DRC kann aber nur Fehler finden, für die er programmiert wurde, und DRC-Regelsätze ändern sich je nach Design sehr oft. Zu den Mindestregeln, die überprüft werden sollen, zählen: Abstand zwischen Gehäusen; unverbundene Netze (eindeutige Namen, die jeden Knoten im Schaltkreis identifizieren); kurzgeschlossene Netze; Luftstrecken-Verstöße; Vias, die sich zu nah an Lötpads befinden; Vias, die sich zu nah aneinander befinden; und Verstöße gegen die Bauhöhe.

Es gibt eine Vielzahl weiterer wichtiger DRC-Regeln, die sich programmieren lassen, um ein robustes Design zu gewährleisten. Diese sollten daher untersucht und auch verstanden werden. Weitere generelle Regeln sind: Freiräume sollten 5 mils oder mehr betragen; Vias sollten nicht in SMD-Pads platziert werden (es sei denn, sie sind verfüllt); und Lötmasken sollten sich zwischen allen Lötpunkten befinden.

Oft beeinflussen die Kosten das PCB-Design. Dabei hilft es, wenn man die Mehrkosten-Verursacher bei der PCB-Fertigung kennt. Ein typisches Board hat zwei bis vier Lagen, keine Bohrungen unter 10 mils Durchmesser; mindestens 5 mil Luftstrecke und Leiterbahnenbreite; 0,062 Zoll dickes Standard-FR-4-Material und ein Kupferfoliengewicht von 1 oz. Zusätzliche Lagen, extra dicke oder dünne Boards, Vias-in-Pad, verfüllte Vias (bevorzugt nicht leitfähig – aufgrund von Leitfähigkeitseinschränkungen und Wärmeausdehnungsunterschiede), Blind/Buried Vias und Lieferzeiten tragen zu wesentlich höheren Kosten bei.

Die Fertigkeiten des Herstellers sollten ebenfalls geklärt werden, sobald das PCB-Design beginnt. Es ist üblich, die Fertigungsstätten regelmäßig über die Funktionen und Techniken zur Kostensenkung auf dem Laufenden zu halten, wenn PCBs für die Herstellbarkeit entwickelt werden.

Das Design von Leiterplatten mag komplex sein. Es ist aber durchaus möglich, gute Boards mit wenig Technikaufwand und Praxiserfahrung zu entwickeln. Mit den hier beschriebenen Richtlinien und nach Bedarf mit entsprechender Forschung, kann auch der erfahrene Leiterplattenentwickler sein Know-how verbessern, und Anfänger lernen, wie sich hochqualitative PCBs entwickeln lassen.

Literaturhinweise:

[1] Cohen, Patricio. Concepts and terminology used in Printed Circuit Boards (PCB). Electrosoft Engineering. Web. 2013, May 25.

[2] Mauney, Charles. Thermal Considerations for Surface Mount Layouts. Texas Instruments. Web. 2013, May 13.

* Nicholaus W. Smith ist Applications Engineer bei Integrated Device Technology.

(ID:42510287)