EDA

Entwickler-Leitfaden für hochwertiges Leiterplattendesign

Seite: 2/3

Anbieter zum Thema

Stromlaufpläne müssen präzise und vollständig sein

Bild 2: Stromlaufplan eines Buck-Reglerblocks des Funk-Leistungsempfängers IDTP9021R
Bild 2: Stromlaufplan eines Buck-Reglerblocks des Funk-Leistungsempfängers IDTP9021R
(Bild: Integrated Device Technology)
Stromlaufpläne sind die Dokumente, die das Projekt steuern. Sie müssen daher genau und vollständig sein, damit das Projekt ein Erfolg wird. Sie enthalten Informationen, die für den korrekten Betrieb des Schaltkreises entscheidend sind. Das Bild 2 zeigt einen Teil eines Stromlaufplans mit entsprechenden Designdetails. Dargestellt sind die Pin-Nummern, Bezeichnungen, Bauteilwerte und Nennwerte.

Jedes Schaltkreissymbol ist mit der Teilenummer des Herstellers versehen, um den Preis und die Spezifikationen zu bestimmen. Die Gehäuseabmessungen bestimmen die Stellfläche jedes Bauteils. Als erster Schritt sollte sichergestellt werden, dass sich das freiliegende Kupferpad für jeden Anschluss an der richtigen Stelle befindet und etwas größer ist als der Bauteilanschluss (3 - 20 mils; 1 mil ist ein tausendstel Zoll und entspricht entspricht 0,0254 Millimetern) – je nach verfügbarer Fläche und Lötverfahren.

Beim Design der Stellfläche sollten Montage-Aspekte berücksichtigt werden, genauso wie die empfohlene PCB-Stellfläche des Herstellers. Einige Bauteile werden in sehr kleinen Gehäusen ausgeliefert und erlauben nicht viel Platz für zusätzliches Kupfer – selbst in den Fällen, wenn ein Streifen mit 2,5 bis 3 mils in der Lötmaske zwischen jedem Anschluss auf dem Board vorhanden sein soll. Folgen Sie der „10er“-Regel: Kleine Vias weisen eine Lochgröße von 10 mils auf, mit 10 zusätzlichen mils für den Pad-Ring.

Leiterbahnen von der Board-Kante sollten 10 mils oder mehr breit sein und der Abstand zwischen den Leiterbahnen ebenfalls 10 mils (5 mils Luftstrecke, 5 mils Leiterbahnbreite, 1 oz Kupfer). Vias mit 40 mils Durchmesser oder größer sollten einen zusätzlichen Pad-Ring aufweisen, um die Zuverlässigkeit zu erhöhen. Zusätzliche 15 bis 25 mils Freiraum jenseits der Designregel sollten für Kupferschichten auf äußeren Lagen (von der Lage zu den Anschlüssen) mit berücksichtigt werden. Dies verringert das Risiko der Lötbrückenbildung an allen Lötpunkten.

Die nächste Phase der Leiterplattenentwicklung ist die First-Pass-Bauteilplatzierung. Dieser Schritt beginnt nach der Bauteil- und Interconnect-Positionierung. Gleich nach der Platzierung der einzelnen Bauteile sollte eine Platzierungsüberprüfung stattfinden, um Anpassungen für das korrekte Routing sowie Performance-Verbesserungen vornehmen zu können.

Dabei werden die Platzierung und die Gehäusegrößen in Bezug auf Kosten und Größe oft überdacht. Bauteile, die mehr als 10 mW Leistung aufnehmen oder mehr als 10 mA Strom verbrauchen, sollten im Hinblick auf zusätzliche thermische und elektrische Aspekte sorgfältig überdacht werden. Empfindliche Signale sollten mit Metall-Lagen vor Störquellen geschützt werden und impedanzgesteuert bleiben.

Bild 3: Wärmeabgabe eines ICs über Thermal Vias (z.B E-PAD) und Kupferlagen
Bild 3: Wärmeabgabe eines ICs über Thermal Vias (z.B E-PAD) und Kupferlagen
(Bild: Integrated Device Technology)
Power-Management-Bauteile sollten Masse- oder Versorgungslagen für den Wärmefluss nutzen. Verbindungen mit hohen Strömen sollten entsprechend dem akzeptierbaren Spannungsabfall für diese Verbindung erfolgen. Lagenübergänge für Hochstrompfade sollten mit 2 bis 4 Vias an jedem Lagenübergang erfolgen. Damit erhöht sich die Zuverlässigkeit, die ohmschen und induktiven Verluste sinken und die Wärmeleitfähigkeit wird erhöht. Der Wärmetransport von einem Bauteil in die Leiterplatte ist in Bild 3 dargestellt.

(ID:42510287)