Leiterplatten für GaN-FETs Thermisches Design optimieren: Ein Leitfaden für Entwickler

Anbieter zum Thema

EPC - Efficient Power Conversion Corporation

Precoplat Präzisions-Leiterplatten-Technik GmbH

IBR Leiterplatten GmbH & Co. KG

Shanghai Yongming Electronic Co., Ltd.

Galliumnitrid-FETs (GaN-FETs) haben sich als Schlüsseltechnologie etabliert. Doch trotz aller technologischen Fortschritte bleibt das Wärmemanagement eine zentrale Herausforderung beim Einsatz dieser Bauteile. Ein optimales Design ist erforderlich.

Galliumnitrid-/GaN-Feldeffekttransistoren (FETs) haben die Leistungselektronik mit ihren überlegenen Funktionen revolutioniert [1]. Wie bei allen Leistungselektronik-ICs ist jedoch das Wärmemanagement nach wie vor entscheidend. Ein effektives thermisches Design auf Leiterplatten-/PCB-Ebene verbessert die Kühlung, ohne dass ein Kühlkörper erforderlich ist. In diesem Beitrag werden einfache Richtlinien für das Wärmemanagement vorgestellt, um mithilfe der Leiterplatte die Wärmeleitung von GaN-FETs an die Umgebung zu maximieren und das Wärmeverhalten ohne Einsatz eines Kühlkörpers zu optimieren.

Den genauen Wärmefluss in GaN-ICs verstehen

Leistungselektronik-ICs geben unter Betrieb Wärme über zwei Pfade ab: die Leiterplatte und das Bauteil-Gehäuse bzw. dessen Rückseite. Die entlang dieser Pfade auftretenden Wärmewiderstände bestimmen den Wärmewiderstand zwischen Sperrschicht und Umgebung (R_thJA, also R_θJA in K/W), der das Wärmeverhalten erheblich beeinflusst. Der interne Chip-Aufbau bestimmt die anfänglichen Widerstände, während das PCB-Design die nachfolgenden Widerstandspfade festlegt. Daher sind optimierte PCB-Designparameter wie Lagenaufbau, Dicke und Konfiguration der Durchkontaktierungen (Vias) wichtig. Sie sind für ein effektives Wärmemanagement wichtige Parameter um den Wärmefluss zu steuern.

Die obere Hälfte von Bild 1 beschreibt, wie Wärme von zwei GaN-ICs abfließt, die in einer Halbbrückenkonfiguration auf einer Leiterplatte montiert sind. Der äquivalente Wärmekreislauf dieser Konfiguration ist in Bild 1 (unten) dargestellt. Die kollektiven Wärmewiderstände in diesem System lassen sich mit einem einzigen äquivalenten Wärmewiderstand (R_thJA) zusammenfassen.

Überlegungen zum PCB-Design für die thermische Optimierung

Die verschiedenen PCB-Designmerkmale, die thermische Eigenschaften mit sich bringen, sind PCB-/Kupferfläche, Kupferdicke, Vias und die Nähe der Bauteile zueinander. Jedes dieser unabhängigen Merkmale besitzt ein Wärmeverhalten und hat Einfluss auf das elektrische System.

1. PCB-Fläche:

Ein Hauptmerkmal, das die Wärmeübertragung an die Umgebung beeinflusst, ist die Fläche der Leiterplatte. Größere Leiterplatten bieten mehr Oberfläche für die Wärmeableitung. Allerdings nehmen die thermischen Vorteile ab, wenn die PCB-Größe einen bestimmten Schwellenwert überschreitet. Dennoch muss die Leiterplatte groß genug sein, um die Wärmeverluste der Bauteile ableiten zu können. Als Faustregel gilt, dass eine Fläche von 15 cm² pro Watt Verlustleistung zu einem Temperaturanstieg von etwa 40 °C führt [2].

2. Breite der Kupferbahnen und Kupferfläche:

Kupfer dient als primäres Medium für die Wärmeleitung und -ableitung. Breite und Fläche der Kupferbahnen haben direkten Einfluss auf das Wärmeverhalten:

• Thermische Ausbreitung erhöhen: Breitere Kupferbahnen und größere Kupferflächen reduzieren die lokale Wärmeentwicklung. Schmale Bahnen speichern Wärme, während breitere Bahnen und verbundene Flächen die Wärmeableitung verbessern. Bild 2 beschreibt das Design einer PCB-Lage, die den Bereich der Kupferflächen um den Baustein herum maximiert. Breitere Bahnen sind dabei mit großen Kupferflächen verbunden, was den Wärmewiderstand von der Verbindung zur Umgebung niedrig hält.

• Schichtdicke: Eine Erhöhung der Kupferdicke für einen niedrigen elektrischen Widerstand wirkt sich auch positiv auf den Wärmewiderstand aus und sorgt für ein Medium mit hoher Wärmeleitfähigkeit in jeder PCB-Lage. So konnte durch eine Verdoppelung der Kupferdicke von 1 (35 µm) auf 2 oz (70 µm) der R_thJA um 21 Prozent reduziert werden. Allerdings verringern sich die Vorteile ab einer Dicke von 2 oz (70 µm) aufgrund von Herausforderungen bei der Fertigung und abnehmenden Erträgen.

3. Thermal Vias:

Die isolierenden dielektrischen Schichten einer Leiterplatte haben eine geringe Wärmeleitfähigkeit, was zu einem hohen Wärmewiderstand vom Bauteil zur Kupferschicht auf der gegenüberliegenden Seite der Leiterplatte führt. Die inneren und unteren PCB-Lagen können jedoch trotzdem in die thermische Lösung einbezogen werden, indem sie mit hochleitfähigen thermischen Vias mit der oberen Schicht verbunden werden.

Die Vias sollten sich unter oder neben dem Bauteil befinden. Für Vias direkt unter dem Bauteil erfüllen VIPPO-Konfigurationen (Via in Pad Plated Over) nach IPC4761 Typ VII (Bild 3) die Designanforderungen und verhindern das Abfließen des Lots [3]. Beim Vergleich verschiedener Konfigurationen, wobei der Fall ohne Via als Basiskonfiguration dient, zeigte ein Layout mit benachbarten Vias einen um 22 Prozent geringeren R_thJA. Das Under-Bump-Design führte zu einem um 33 Prozent geringeren R_thJA.

4. Bauteiltrennung:

GaN-FET-Layouts mit Halbbrückenkonfiguration erfordern eine geringe Entfernung zwischen den beiden Bauteilen, um eine möglichst niedrige Schleifeninduktivität zu gewährleisten. Der reduzierte Wärmeflussaustausch zwischen den benachbarten Bauteilen verringert jedoch deren kombinierten Wärmewiderstand. Durch das Verteilen der Bauelemente, z. B. durch Verschieben des Buskondensators zwischen die FETs, reduziert sich R_thJA um etwa 5 Prozent, was die Schleifeninduktivität nur minimal beeinflusst und somit keine Auswirkungen auf die elektrische Leistungsfähigkeit hat [4].

Der richtige Umgang mit Joule-Erwärmungseffekten

Wärme wird nicht nur innerhalb des GaN-ICs erzeugt. Der Stromfluss durch das Kupfer in der Leiterplatte, insbesondere in dünneren Verbindungen mit erhöhter Stromdichte, führt ebenfalls zu Leistungsverlusten, die Wärme erzeugen. Die durch den elektrischen Stromfluss erzeugte Wärme wird als Joulesche Erwärmung bezeichnet. Diese umgibt die Bauteile und lässt sich wie folgt reduzieren:

• Breitere Pads: Durch erweiterte Kupferpads verringert sich die Stromdichte und die Joule-Erwärmung. In den Bereichen mit der höchsten Stromdichte sinkt die Joule-Erwärmung um etwa das 3- bis 5-fache, wenn die Breite des Kupferpads verdoppelt wird.

• Vias zur Stromverteilung: Durch das Hinzufügen von Vias lässt sich der Strom über mehrere PCB-Lagen verteilen, was die Erwärmung der obersten Lage weiter verringert.

Kombinierte Techniken zur Entwärmung: Eine Fallstudie

Eine vergleichende Analyse zweier PCB-Konfigurationen unterstreicht die Auswirkungen einer kombinierten wärmetechnischen Optimierung. Durch die Kombination der in diesem Beitrag beschriebenen Techniken ist es möglich, R_thJA im Vergleich zum Ausgangsszenario, bei dem keine der Techniken verwendet wurde, um fast 30 Prozent zu reduzieren.

1. Basiskonfiguration:

• 0,5 oz Kupferdicke (18 µm)

• 4 Lagen

• keine thermischen Vias

• benachbarte Bauteile

2. Optimierte Konfiguration:

• 2 oz Kupferdicke (70 µm)

• 4 Lagen

• Under-Bump-Vias

• FETs getrennt durch mittige Buskondensatoren

Bild 4 beschreibt die beiden Leiterplattendesigns und ihre thermischen Simulationsergebnisse. Das optimierte Design reduzierte R_thJA um über 35 Prozent und die Betriebstemperaturen um mehr als 20 °C bei natürlicher Konvektion. Die Übernahme dieser Techniken in das PCB-Layout reduziert nicht nur R_thJA, sondern verursacht auch nur geringe bis gar keine zusätzlichen Kosten bei der PCB-Fertigung [5].

Zusammenfassung: Praktische Richtlinien für Entwickler

Entwickler im Bereich Leistungselektronik sollten folgende Aspekte beachten, um eine effiziente PCB-basierte Kühlung für eGaN-FETs zu erzielen:

• 1. Kupferausnutzung maximieren: Breite Leiterbahnen und große Kupferflächen verbessern die Wärmeverteilung deutlich. Besonders wichtig ist die Lage, die direkt mit dem Bauteil verlötet ist – sie sollte möglichst viel Kupferfläche bieten.

• 2. Thermische Vias: Bohrungen gemäß IPC4761 Typ VII verwenden – entweder unterhalb des Bauelements oder in dessen Nähe.

• 3. Bauteil-Layout optimieren: Wärmeerzeugende Komponenten sollten – wenn möglich – mit Abstand zueinander platziert werden.

• 4. Geeignete Kupferdicke wählen: Abwägen von Fertigungsbeschränkungen und thermischen Vorteilen, wobei nach Möglichkeit 2-oz-Lagen (70 µm) angestrebt werden sollten.

• 5. Joule-Erwärmung mindern: Breitere Kupferpads verwenden und Vias hinzufügen, um Strompfade zu verteilen.

Fazit zum optimierten Entwärmungs-Konzept

Mithilfe dieser PCB-Designstrategien können Entwickler die Wärme von GaN-FETs effektiv ableiten und so ein überlegenes Wärmeverhalten ohne zusätzliche Kosten oder Komplexität erzielen. Diese Techniken verbessern die Zuverlässigkeit und Effizienz der Bauteile und unterstützen kompakte Anwendungen mit hoher Leistungsdichte, die für moderne Leistungselektroniksysteme unerlässlich sind. Die Integration dieser bewährten Methoden hilft Entwicklern dabei, das volle Potenzial der GaN-Technologie auszuschöpfen. (mr)

Literatur

[1] A. Lidow, M. De Rooij, J. Strydom, D. Reusch, and J. Glaser, GaN Power Devices for Efficient Power Conversion, 4th ed. John Wiley & Sons, 2019. ISBN: 978-1-394-28695-9.

[2] “AN-2020 Thermal Design by Insight, Not Hindsight,” Texas Instruments Application Report, Apr. 2013. [Online]. Available: https://www.ti.com/lit/an/snva419c/snva419c.pdf.

[3] IPC-4761, “Design Guide for Protection of Printed Board Via Structures,” IPC, July 2006.

[4] J. S. Glaser, A. Helou, “PCB Layout for Chip-Scale Package GaN FETs Optimizes Both Electrical and Thermal Performance,” Applied Power Electronics Conference, APEC 2022, pp. 991–998, March 2022.

[5] A.R. Herrera, A. Pozo Arribas, M. A. de Rooij “PCB Only Thermal Management Techniques for eGAN® FETs in a Half-Bridge Configuration,” PCIM Europe 2024; International Exhibition and Conference for Power Electronics, Intelligent Motion, Renewable Energy and Energy Management, pp. 1052-1059, June 2024.

* Adolfo Herrera ist Thermal Engineer bei EPC – Efficient Power Conversion

(ID:50440538)