Anbieter zum Thema

Infineon Technologies AG

ET System electronic GmbH

TRACO ELECTRONIC GMBH

Shanghai Yongming Electronic Co., Ltd.

Neue Treiber-IC-Technologie für Superjunction-MOSFETs

Ein gutes Beispiel für eine Treiber-Technologie, die sich hervorragend für SJ-MOSFETs eignet, ist eine neue Serie mit zweikanaligen High-Speed-Bausteinen für hohe Treiberströme. In Bild 3 ist das Blockdiagramm der Schlüsselelemente eines 2EDNx52x-Treiber-ICs zu sehen.

Diese neuen Treiber sind mit zwei unabhängigen, nicht-isolierten Low-Side-Gate-Treibern ausgestattet, von denen jeder einen Puls-Strom von 5 A (Source oder Sink) liefert. Beide Kanäle erreichen typische Anstiegs- und Abfallzeiten von nur 5 ns. Trotz des hohen Stroms zeichnet sich die Ausgangsstufe durch einen sehr geringen Widerstand (R_DS(ON)) aus.

Bildergalerie

Dementsprechend niedrig ist auch die Verlustleistung des Treiber-Bausteins, was auch gilt, wenn ein sehr kleiner (oder sogar kein) externer Gate-Widerstand benutzt wird.

Die hohen Ströme und Schaltgeschwindigkeiten der 2EDNx52x-Familie ermöglichen einen sehr schnellen Durchgang durch die Miller-Plateau-Region, wobei selbst dann noch Spitzenströme zur Verfügung gestellt werden können (die Miller-Plateau-Region ist der flache, horizontale Bereich in der Gate-Lade-Charakteristik eines MOSFETs, in der die Gate-Spannung nahezu konstant bleibt, bis genügend Ladung hinzugefügt oder abgeführt wurde, um zu schalten).

Außerdem ist ein genaues Timing sichergestellt – ein ebenfalls entscheidendes Kriterium in leistungsstarken, energieeffizienten SJ-MOSFET-Designs wie beispielsweise Schaltungen für Leistungsfaktorkorrektur, Halbbrücken und Synchrongleichrichtern.

Obwohl die zwei Treiberkanäle vollkommen unabhängig voneinander sind, liegt der zeitliche Versatz von Kanal zu Kanal unter 1 ns. Deshalb können Entwickler den Baustein für ein gleichzeitiges Schalten konfigurieren, was speziell in Anwendungen von Vorteil ist, bei denen die Ausgänge parallel betrieben werden, um den verfügbaren Treiberstrom zu erhöhen.

Immun gegenüber negativen Eingangsspannungen

Eine weitere Herausforderung beim Design moderner, hochfrequenter Leistungswandler-Plattformen besteht darin, dass die steileren Schaltflanken der MOSFETs die Wahrscheinlichkeit erhöhen, dass Probleme durch Ground-Bounce (Chip-interne Anhebung des Massepegels) entstehen. Das wiederum kann dazu führen, dass Systeme aufgrund instabilen Verhaltens unzuverlässig oder fehlerhaft arbeiten.

Alle Bausteine der 2EDNx52x-Serien sind immun gegenüber negativen Eingangsspannungen, sowohl an den Enable- als auch an den Steuer-Anschlüssen, bis hinunter zu –10 V. Die Zuverlässigkeitsprobleme durch Ground-Bounce können dadurch vermieden und ein stabiler und sicherer Betrieb sichergestellt werden. Dies ist auch garantiert, wenn die negativen Spannungen permanent vorhanden sind.

Wo eine Vermeidung von kritischen Zuständen, die außerhalb der Toleranz des Bausteins liegen, nicht möglich ist, vereinfacht eine typische Laufzeit Eingang/Ausgang von 19 ns eine schnelle Notabschaltung sowohl an den Steuer- wie an den Enable-Eingängen. Theoretisch wäre sogar eine noch kürzere Laufzeit möglich, sie wurde aber absichtlich so ausgelegt, dass sie genau 19 ns beträgt.

Der Grund dafür ist: ungünstige Platinenlayouts und somit parasitäre Effekte können zu Oszillationen führen – diese lassen sich verhindern, wenn die Laufzeit länger als 15 ns ist. Die neuen MOSFET-Gate-Treiber können mit einer Versorgungsspannung zwischen 4,5 und 20 V arbeiten.

* Tobias Gerber ist Applikationsingenieur für Hochvolt-Gate- Treiber bei Infineon Technologies AG, Villach.

(ID:43243707)