Advanced Packaging Nachfrage nach KI-Chips befeuert OSATs in Asien

Anbieter zum Thema

Heitec AG

N & H Technology GmbH

RECOM Power GmbH

Nicht nur Foundries wie TSMC, sondern auch OSATs wie JCET und ASE investieren verstärkt in Packaging-Kapazitäten. Es wird nicht damit gerechnet, dass die Nachfrage nach KI-Chips für Rechenzentren einbrechen, sondern vielmehr noch steigen wird. Die Unternehmen für Halbleitermontage und Tests möchten ihren Teil vom lukrativen Kuchen abhaben.

OSATs in Taiwan und in der Volksrepublik China rüsten sich gerade für einen neuen Boom. Die rasch wachsende Nachfrage nach KI-Chips sorgt dafür, dass Unternehmen wie der chinesische Marktführer JCET und der Konkurrent TFME gerade stark in neue Ausrüstungen für das Advanced Packaging investieren, berichten chinesische Fachmedien. Auch TSMC in Taiwan erweitert seine entsprechenden Produktionskapazitäten, unter anderem um mit dem Auftragsvolumen von Kunden wie Nvidia Schritt halten zu können.

„Die Technologie des Chip-Packaging, die einst als ein relativer Low-Tech-Aspekt der Halbleiter-Herstellung angesehen wurde, ist immer wichtiger geworden, um das Tempo der Chip-Entwicklung aufrechterhalten zu können“, kommentiert Digitimes Asia den aktuellen Trend.

Noch dominieren OSATs (Outsourced Semiconductor Assembly and Test) in Taiwan in diesem Segment den Weltmarkt, doch ihre Wettbewerber in der Volksrepublik China holen gerade schnell auf, unter anderem durch große Investitionen in neue Werke und Ausrüstungen. Für die Auftragsfertiger im Bereich Montage und Test sind Packaging und andere Prozess-Schritte während der Chip-Produktion zu einem Milliardengeschäft geworden.

Massive OSAT-Investitionen

JCET (Jiangsu Changjiang Electronics Technology) hat im März 2024 angekündigt, 4,5 Milliarden Yuan (rund 580 Millionen Euro) für den Erwerb von 80 Prozent der Anteile von SDSS auszugeben, die auf das Entwickeln, Packaging und Testing von Flash-Memory-Produkten spezialisiert ist. SDSS ist eine Tochter der Western Digital Corporation (WDC).

Es ist nur ein Beispiel für die vielen Fusionen, Akquisitionen und Kapazitätserweiterungen in der Industrie in Asien, mit der sich OSATs und andere Marktteilnehmer gerade für den gerade beginnenden KI-Chip-Boom rüsten.

„Der Wettbewerb im Markt für Assembly und Testing wird intensiver, besonders wo sich das Moore'sche Gesetz in den vergangenen Jahren verlangsamt hat“, schreibt Trendforce.

Im Verlauf der vergangenen zwei Jahre haben mehrere große Unternehmen im Segment Testing und Packaging durch große Investitionen auf sich aufmerksam gemacht. Firmen wie JCET sind überzeugt davon, dass die Nachfrage nach immer mehr Datenzentren und Rechenleistung insbesondere auch den Markt für Speicherchips befeuern wird.

ASE in Taiwan, ein weiteres Schwergewicht der Branche, profitiert gerade stark von dem KI-Boom. Es hat im Februar angekündigt, umgerechnet mehr als 62 Millionen Euro in den Erwerb von Backend-Packaging-Produktionslinien von Infineon in den Philippinen zu erwerben.

Huatian Technology, ein Konkurrent auf dem chinesischen Festland, hat schon im vergangenen Jahr rund 2,8 Milliarden Yuan (rund 360 Millionen Euro) für den Bau einer neuen Packaging-Fabrik investiert. Sie soll voraussichtlich im Jahr 2028 mit der Produktion beginnen können.

Foundries wollen sich ihren Anteil sichern

Gleichzeitig drängen auch die großen Foundries immer stärker auf diesen Markt. Dazu zählt TSMC in Taiwan, dessen neue Technologien wie SoIC, CoWoS oder InFO stark gefragt sind. Durch seine Massenproduktion von KI-Chips wird der taiwanesische Auftragshersteller gerade zu einer Art Rückgrat der globalen KI-Infrastruktur.

TSMC baut daher gerade seine Kapazitäten entlang aller Prozess-Schritte in der Chipfertigung aus, unter anderem die für das fortgeschrittene Packaging in seinem Werk in Taichung, wo vorwiegend für Nvidia gearbeitet wird. Im TSMC im Werk Tainan, wo Chips für Amazon produziert werden, wird ebenfalls aufgerüstet, berichtet das japanische Wirtschaftsmagazin Nikkei Asia.

TSMC forscht gleichzeitig auch schon an gänzlich neuen Technologien für das Chip-Packaging. Das Unternehmen habe kürzlich eine Studie für den Bau rechteckiger, Panel-ähnlicher Substrate begonnen, berichtet das japanische Wirtschaftsmagazin Nikkei Asia.

Panel-Level Packaging

Panel-Level Packaging: TSMCs neuer Ansatz für effizientere KI-Chipproduktion

Damit sollen eines Tages mehr Chip-Sets auf eine Wafer passen als bei den derzeit größten, runden 12-Inch-Wafern. Der aktuelle Trend sei klar, zitiert Nikkei Asia einen Industrie-Insider. Für die vielen neuen Datenzentren und ihre KI-Rechenleistungen würden die Chip-Hersteller versuchen, immer mehr Rechenleistung pro Halbleiter zu generieren, was die Package-Größen wachsen lässt. (sb)

Lieferketten-Resilienz

Gipfeltreffen: China, Japan und Südkorea und die „Stabilisierung“ ihrer Hightech-Lieferkette

* Henrik Bork, langjähriger China-Korrespondent der Süddeutschen Zeitung und der Frankfurter Rundschau, ist Managing Director bei Asia Waypoint, einer auf China spezialisierten Beratungsagentur mit Sitz in Peking.

(ID:50083275)