Interaktive Fehlersuche auf der Leiterplatte Mit Boundary Scan und Hpe_JTAG unter das BGA und in den IC schauen

Autor / Redakteur: Andreas Schwarztrauber* / Claudia Mallok

JTAG/Boundary Scan gilt als genialstes Testverfahren, das in der Schaltung testet und den Fehlerort aufspürt – auch unter BGAs. Mit dem JTAG-Werkzeug Hpe_JTAG lassen sich ohnen großen Aufwand Prototypen mit einer grafischen Benutzeroberfläche interaktiv auf Fehler untersuchen. Und obwohl das Werkzeug für die Inbetriebnahme und Test von Baugruppen geschrieben wurde, ist es darauf bei Weitem nicht beschränkt.

Anbieter zum Thema

Jeder Entwickler, der schon einmal eine Leiterplatte mit BGAs in Betrieb genommen hat, kennt das Problem: die ersten Prototypen oder die erste Kleinserie kommt aus der Fertigung, eventuell teilweise von Hand bestückt. Man kontrolliert optisch noch einmal auf Fehlbestückung und Kurzschlüsse, atmet tief durch, schließt die Spannungsversorgung an und ist beruhigt, wenn kein Rauch aufsteigt und keines der Bauteile heiß wird. Im Idealfall lädt man nun sein Test-Design. Alles verhält sich, wie geplant.

Mal ehrlich: Wie oft haben Sie diesen Idealfall schon erlebt? In der Regel beginnt nun die Fehlersuche, die bei BGAs nicht ganz einfach ist, wenn Sie keinen Röntgenblick oder -inspektionssystem besitzen.

Bild 1: Röntgenbild von BGA-Lötstellen: Wenn Lötstopplack zwischen den Pads verbleibt, können Balls im Reflow-Lötprozess verschmelzen. Bei großen BGAs können sich Balls zusammenziehen, sodass der Kontakt zur Leiterplatte fehlt. (Archiv: Vogel Business Media)

Bei den feinen Strukturen, die heute auf den Leiterplatten vorzufinden sind, kann teilweise nicht mehr garantiert werden, dass Lötstopplack zwischen den einzelnen Pads verbleibt. Die Folge ist, dass Solderballs im Reflow-Ofen verschmelzen können (Bild 1). Insbesondere bei großen BGAs kann es auch vorkommen, dass sich die Anschlüsse im Reflow-Ofen zusammenziehen und dann keinen Kontakt zur Leiterplatte bekommen.

JTAG-Tool von Hardwareentwicklern für Entwickler

Hpe®_JTAG wurde von Gleichmann Electronics Research für die Fehlersuche bei Eigenprodukten entwickelt. Dabei wurde Wert auf Filterfunktionen, das Importieren von Pin-Files aus der FPGA-Synthese und Möglichkeiten der Automatisierung über ein Scripting Interface gelegt. Das Werkzeug unterstützt alle obligatorischen JTAG-Instruktionen, wie auch INTEST, falls es vom Bauteil unterstützt wird.

11311750

Im Gegensatz zu teueren Highend JTAG-Werkzeugen kann Hpe®_JTAG für einen Bruchteil der Kosten, ohne großen Aufwand genutzt werden: Einfach eines der unterstützten JTAG-Kabel einstecken, mit dem Target-Board verbinden und los geht‘s.

Ein grundlegender Test wird gleich bei der Initialisierung der JTAG-Kette durchgeführt. Es werden die IDs der Bauteile in der Kette ausgelesen und gegebenenfalls mit erwarteten IDs verglichen. Falls nicht schon vorhanden, müssen BSDL-Files importiert werden.

(ID:275814)